3. 扫描链设计（Scan Chain）

扫描链是结构化 DFT 的核心技术，通过将普通时序单元替换为可扫描单元，在测试模式下将寄存器连接成一条或多条移位寄存器链，从而实现对内部状态的直接控制与观测。本节从原理、架构对比到插入流程，系统讲解扫描链设计的工程要点。

3.1 扫描链基本原理

扫描链的核心思想是在测试模式下，将芯片内部的触发器（Flip-Flop）重新配置为串行移位寄存器。通过扫描输入（Scan In, SI）端口将测试向量移入寄存器链，捕获电路响应后，再通过扫描输出（Scan Out, SO）端口将结果移出，与预期值比较。

3.2 Muxed-D 与 LSSD 架构对比

业界主流的扫描单元架构有两种：Muxed-D（多路复用型）和 LSSD（电平敏感扫描设计）。两者在面积、时序、测试时钟等方面存在显著差异。

3.3 扫描链插入流程

扫描链插入是 DFT 实现的关键步骤，通常由 EDA 工具自动完成。以下为标准插入流程，分为 6 个主要阶段：

1. 设计准备（Pre-DFT）：确认 RTL 代码风格符合 DFT 要求，避免异步复位、门控时钟等不可控结构。
2. 库单元映射：将标准触发器替换为可扫描触发器（如 SDFF），并确保库中包含完整的扫描单元。
3. 扫描链配置：定义扫描链数量、长度、扫描端口（SI/SO/SE/SCLK），以及链的平衡策略。
4. 自动插入（Insert Scan）：EDA 工具根据约束自动完成扫描链的 stitching（缝合），生成扫描网表。
5. 验证与仿真：运行扫描链验证（Scan Chain Verification），检查移位功能是否正确。
6. ATPG 与覆盖率分析：生成测试向量，评估测试覆盖率，必要时调整链结构。

3.4 扫描链插入的工程要点

在实际项目中，扫描链插入并非简单的工具一键操作，需要关注以下工程细节：

• 链长度平衡：各扫描链长度差异应控制在 5% 以内，避免测试时间受最长链限制。
• 时钟域处理：跨时钟域的触发器应分配到不同扫描链，或使用专门的隔离单元。
• 扫描端口复用：SI/SO 通常复用功能 I/O，需确保测试模式下端口方向正确。
• 功耗控制：扫描移位时大量寄存器同时翻转，需评估动态功耗，必要时插入门控时钟。
• 压缩技术：对于大规模芯片，可结合 X-tolerant 压缩技术减少测试数据量。

3.5 扫描链验证与调试

扫描链插入完成后，需通过以下验证确保链的正确性：

// 扫描链验证 Tcl 脚本示例（Synopsys DFT Compiler）
# 设置扫描配置
set_scan_configuration -chain_count 4 \
                       -chain_length 500 \
                       -clock_mixing mix_clocks \
                       -add_dedicated_scan_ports false

# 插入扫描链
insert_dft

# 验证扫描链
verify_scan_chain -type shift
verify_scan_chain -type capture

# 报告扫描链信息
report_scan_chain -verbose > scan_chain_report.rpt
report_scan_path -verbose > scan_path_report.rpt