1. 课程导入与工程全景
智能汽车正在从“分布式ECU堆叠”走向“中央计算+区域控制”的电子电气架构。在这个转变中，Qualcomm Snapdragon车载平台（骁龙数字底盘，Snapdragon Digital Chassis）承担了智能座舱与自动驾驶域控的核心算力角色。而支撑这些算力真正“流动起来”的，正是车载高速互连——它决定了摄像头、雷达、激光雷达、显示屏、存储与域控制器之间能否以足够带宽、足够低的延迟、足够可靠的链路协同工作。本课程围绕这一工程主线展开，从平台演进、互连角色、关键协议到实战项目，建立一套可落地的车载高速互连工程认知。
一、Snapdragon车载平台的演进脉络
理解高速互连，必须先理解它所服务的计算平台。Qualcomm车载平台大致经历了三个阶段的演进：
- 座舱信息娱乐阶段（约2014–2018）：以Snapdragon 602A、820A为代表，主要解决中控屏、仪表、导航与多媒体。互连需求集中在LVDS/eDP显示链路、USB、以太网（百兆/千兆）与音频总线，带宽压力相对可控。
- 智能座舱与多屏阶段（约2019–2022）：以SA8155P（第三代骁龙座舱平台）为代表，支持多屏异显、多路摄像头输入、AI语音与DMS。此时MIPI CSI-2摄像头链路、PCIe连接Wi-Fi/蓝牙模组、千兆以太网成为标配，互连开始成为系统瓶颈。
- 舱驾融合与中央计算阶段（约2023至今）：以SA8295P、Snapdragon Ride Flex（如SA8775P）为代表，座舱与ADAS/AD在同一SoC或同一域控内融合。互连对象扩展到多路8MP摄像头、4D毫米波雷达、激光雷达、高算力NPU之间的片内/片间数据搬运，PCIe Gen4/Gen5、10Gbps车载以太网、MIPI D-PHY/C-PHY、UFS 3.1/4.0等成为关键链路。
这条演进线的本质是：算力增长的速度，必须由互连带宽与确定性同步跟上。如果互连设计不当，再高的TOPS也无法转化为可用的感知与座舱体验。
二、高速互连在智能座舱与自动驾驶域控中的角色
高速互连不是单一接口，而是一组按“数据流向”组织的链路体系。可以从三个域来理解：
1. 感知输入域（Sensor-to-Compute）：摄像头通过MIPI CSI-2进入SoC的ISP；毫米波雷达与激光雷达多通过车载以太网（100BASE-T1/1000BASE-T1）或PCIe回传；超声波等低速传感器走CAN/LIN。这里的核心指标是带宽、同步（如GMSL/FPD-Link的帧同步）与时间戳精度。
2. 计算与存储域（Compute-to-Memory）：SoC内部通过NoC/AXI总线连接CPU、GPU、NPU、ISP与内存控制器；外部通过UFS/eMMC连接存储，通过PCIe连接独立NPU、交换机或Wi-Fi模组。这里的核心是带宽利用率、QoS与延迟确定性。
3. 输出与交互域（Compute-to-Display/Actuator）：座舱多屏通过DP/eDP或MIPI DSI输出；音频走I2S/SoundWire；车辆控制指令经以太网/CAN下发。这里的核心是多屏同步、分辨率与刷新率匹配、以及功能安全（如仪表黑屏保护）。
把这三域串起来看，高速互连就是域控制器的“神经系统”：它把感知、计算、存储、显示与执行连接成一个可预测的实时系统。
三、为什么高速互连是工程难点
在消费电子中，接口只要“能跑通”即可；在车载环境中，约束条件完全不同。首先是环境与可靠性：-40℃~105℃温度循环、振动、湿度、EMI，要求连接器、线束、SerDes具备车规等级。其次是带宽与距离的矛盾：摄像头到域控可能超过10米，MIPI D-PHY在长距离下衰减严重，因此常用GMSL/FPD-Link等SerDes把并行信号转为串行差分传输。第三是确定性与同步：ADAS融合要求多传感器时间戳对齐，gPTP（IEEE 802.1AS）与帧同步信号必须端到端一致。第四是功能安全：仪表、ADAS链路需满足ASIL-B/D，涉及链路诊断、看门狗、冗余路径。
这些约束意味着，高速互连工程师不能只懂“协议”，还要懂信号完整性、电源完整性、时钟树、线束拓扑与整车EMC。本课程正是围绕这些交叉点组织内容。
四、课程目标与实战项目说明
本课程的目标是让学员能够独立完成车载高速互连的方案设计、链路调试与问题定位。具体包括：
- 理解Snapdragon座舱/智驾平台的互连架构与关键接口选型依据；
- 掌握MIPI CSI-2/DSI、PCIe、车载以太网、UFS、DP/eDP等链路的工程参数与配置方法；
- 能够使用示波器、协议分析仪、眼图与误码率测试评估链路质量；
- 能够针对摄像头丢帧、PCIe降速、以太网丢包等典型问题建立排查路径。
实战项目设定为：基于Snapdragon Ride Flex（SA8775P）的舱驾融合域控互连方案设计。项目输入包括：4路8MP前视/环视摄像头（MIPI CSI-2，每路约4.5Gbps）、1路4D毫米波雷达（1000BASE-T1）、1路激光雷达（PCIe Gen3 x4）、3块座舱屏（DP/eDP，4K@60Hz）、1块仪表（功能安全显示）、UFS 3.1存储与5G模组。学员需要完成链路带宽预算、接口分配、时钟与同步方案、线束拓扑草图，并给出关键测试点与验收判据。