2. R-Car V3H/V3M/V4H硬件架构解析

R-Car V3H、V3M 与 V4H 同属瑞萨面向 ADAS 与自动驾驶的 R-Car 系列,但三者的定位差异很大:V3M 面向入门级前视与环视,V3H 面向中端前视加多传感器融合,V4H 则面向高算力域控制器与高阶自动驾驶。理解它们的硬件架构,关键不是记住型号参数,而是看清“通用计算 + 专用加速 + 安全机制”这三条主线如何在 SoC 内部协同。下面以 V3H 为主线展开,并对比 V3M 与 V4H 的差异。

SoC 整体框图:从感知输入到决策输出

R-Car V3H 的整体框图可以按数据流方向理解。左侧是感知输入侧,包括 MIPI CSI-2 摄像头接口、以太网 AVB/TSN 接口、CAN-FD 与 LIN 等车载总线;中间是计算核心区,由 CPU 集群、GPU、ISP、DSP 和专用加速器组成;右侧是输出与存储侧,包括显示接口、PCIe、USB 以及 LPDDR4 内存控制器。整个 SoC 通过内部互连总线(NoC)连接各计算单元,并由安全域统一管理。

V3M 在框图上与 V3H 相似,但削减了部分加速器规模与接口数量,适合成本敏感场景。V4H 则在计算核心区显著扩展:CPU 核心更多、GPU 算力更高、专用加速器阵列更大,并增加了面向高带宽传感器的接口。三者的框图结构一致,差异主要体现在“计算密度”和“接口带宽”两个维度。

R-Car V3H SoC 整体框图(数据流方向:左→右) 感知输入 MIPI CSI-2 ×4 以太网 TSN CAN-FD / LIN 雷达 / 激光 IMU / GNSS 音频输入 GPIO / 调试 计算核心区(NoC 互连) CPU 集群 Cortex-A53 ×4 Cortex-R7 ×2 (锁步) L1/L2 Cache GPU IMG PowerVR GE8300 图形 / 通用计算 ISP 图像信号处理 HDR / 去噪 / 畸变校正 多路摄像头同步 DSP 视觉预处理 特征提取 浮点 / 定点运算 专用加速器阵列 CNN 推理加速器(IMP-X5) 光流 / 立体匹配 / 点云处理 安全岛加速器(锁步) 内存子系统 LPDDR4-3200 控制器 ×2 | 带宽约 25.6 GB/s | ECC 保护 | 多级 Cache 一致性 DMA 引擎 | 内存分区隔离(安全域 / 非安全域) 安全机制 ISO 26262 ASIL-D | 锁步 CPU | ECC | 看门狗 | 安全启动 | HSM 硬件安全模块 输出与存储 显示输出 PCIe Gen3 USB 3.0 eMMC / UFS 以太网输出 CAN 输出 JTAG / Trace V3M:精简加速器与接口,面向入门前视 | V3H:均衡配置,面向中端多传感器融合 | V4H:扩展 CPU/GPU/加速器阵列,面向高算力域控

CPU 集群:通用计算与实时控制的分离

V3H 的 CPU 集群采用“应用核 + 实时核”的异构布局。应用核为 4 个 Cortex-A53,主频约 1.0 GHz,运行 Linux 或 QNX,负责感知融合、路径规划、人机交互等通用任务。实时核为 2 个 Cortex-R7,以锁步方式运行,主频约 800 MHz,承担安全监控、执行器控制和故障响应。锁步的含义是两颗 R7 执行相同指令流,硬件逐周期比较输出,一旦不一致立即触发安全响应。

V3M 的 CPU 配置与 V3H 接近,但主频和 Cache 容量略低。V4H 则升级为 Cortex-A76 与 Cortex-A55 的组合,应用核数量更多,并保留锁步 R 核用于安全域。这种“大核 + 小核 + 锁步核”的三层结构,是 R-Car 系列在功能安全与算力之间取得平衡的核心手段。

GPU、ISP 与 DSP:三类可编程加速单元

GPU 采用 IMG PowerVR GE8300,主要承担图形渲染和部分通用并行计算。在 ADAS 场景中,GPU 常用于环视拼接、3D 场景重建和部分神经网络层的加速。ISP 负责摄像头原始数据的处理,包括黑电平校正、去马赛克、白平衡、HDR 合成和镜头畸变校正。V3H 的 ISP 支持多路摄像头同步输入,这对环视和立体视觉至关重要。

DSP 则专注于视觉预处理和特征提取,例如边缘检测、角点提取、光流计算。与 GPU 相比,DSP 在定点运算和低功耗持续处理上更有优势。三者的分工可以概括为:ISP 把“生数据”变成“可用图像”,DSP 把“可用图像”变成“特征”,GPU 把“特征”变成“可视化结果或部分推理结果”。

专用加速器:CNN 推理与安全岛

V3H 内置 IMP-X5 系列 CNN 推理加速器,用于执行目标检测、语义分割等神经网络任务。以典型的前视目标检测为例,输入为 1920×1080 的 YUV 图像,网络为轻量级 SSD 变体,加速器可在约 30 ms 内完成一次推理,输出目标类别、置信度和边界框。这个数据是示例性估算,实际性能取决于网络结构、量化方式和内存带宽。

除 CNN 加速器外,V3H 还集成了光流、立体匹配和点云处理加速单元。光流用于运动估计,立体匹配用于深度计算,点云处理用于激光雷达数据预处理。这些加速器与 CNN 加速器共享内存子系统,通过 DMA 引擎搬运数据,减少 CPU 干预。

内存子系统与外设接口

V3H 配备双通道 LPDDR4-3200 内存控制器,理论带宽约 25.6 GB/s。内存子系统支持 ECC 保护,并划分安全域与非安全域,确保安全关键数据不被非安全任务访问。多级 Cache 一致性由硬件维护,CPU、GPU、DSP 和加速器之间的数据共享通过一致性互连完成。

外设接口方面,V3H 提供 MIPI CSI-2、以太网 TSN、CAN-FD、LIN、PCIe Gen3、USB 3.0、eMMC/UFS 等。实际配置时,需要根据传感器数量和带宽需求分配接口。例如,4 路 1080p 摄像头同时输入时,每路约 1.5 Gbps,合计 6 Gbps,MIPI CSI-2 的通道分配和 ISP 吞吐量必须匹配,否则会出现丢帧。

安全机制:从锁步到安全启动

V3H 面向 ISO 26262 ASIL-D 设计,安全机制覆盖 CPU、内存、总线和外设。锁步 CPU 负责检测计算错误,ECC 负责检测和纠正内存错误,看门狗负责检测软件死锁,安全启动确保只有经过签名的固件才能运行。HSM 硬件安全模块负责密钥管理和加密运算,支持安全通信和 OTA 更新。

在系统开发中,安全机制不是“附加功能”,而是与计算架构并行的设计约束。例如,安全域的内存分区必须在系统启动阶段完成配置,否则后续无法动态调整。

三款 SoC 的选型对比

维度 V3M V3H V4H
CPU 应用核 Cortex-A53 ×2 Cortex-A53 ×4 Cortex-A76/A55 组合
CPU 实时核 Cortex-R7 ×2 锁步 Cortex-R7 ×2 锁步 Cortex-R52 锁步
GPU PowerVR GE8300 PowerVR GE8300 更高算力 GPU
CNN 加速器 IMP-X5 精简版 IMP-X5 IMP-X5 扩展阵列
内存带宽 约 12.8 GB/s 约 25.6 GB/s 约 51.2 GB/s
典型场景 入门前视 / 环视 中端多传感器融合 高阶自动驾驶域控

选型时,先确定感知路数和神经网络规模,再反推所需的内存带宽和加速器算力。如果 4 路摄像头加一个中等规模检测网络,V3H 通常足够;如果需要 8 路以上摄像头、激光雷达点云处理和多个大网络并行,V4H 的扩展阵列和更高带宽才是合理选择。V3M 则适合成本敏感、功能相对固定的入门项目。

以上参数为示例性说明,实际设计应以瑞萨官方数据手册和硬件设计指南为准。不同封装、不同温度等级下的主频和功耗可能存在差异。