1. ST Stellar架构与实时控制概览
ST Stellar（官方常写作 Stellar）是意法半导体面向汽车与工业高性能实时控制场景推出的微控制器家族。它并不是传统意义上“把主频拉高一点”的通用MCU，而是围绕一个核心矛盾来设计：实时控制回路要求确定性、低延迟、可预测的响应时间，而现代整车电子电气架构又要求强大的应用处理、通信与安全能力。Stellar 的答案是把两类内核放进同一颗芯片——以 Arm Cortex-M 系列内核承担硬实时控制与安全监控，以 Arm Cortex-A 系列内核承担应用层运算、协议栈与操作系统任务，再通过片上互连、共享存储与硬件加速器把它们耦合起来。
理解 Stellar 的第一步，是理解“多核异构”到底异构在哪里。同构多核（例如双 Cortex-M7）中每个核能力相同，任务可以互换；而 Stellar 的 Cortex-M 与 Cortex-A 在指令集、缓存结构、中断响应特性、运行的操作系统上都不同。Cortex-M 核通常运行裸机或 RTOS，中断延迟在数十纳秒到数百纳秒量级，适合电机 FOC、数字电源、电池管理等需要固定周期闭环的场合；Cortex-A 核带 MMU 与缓存，可运行 Linux 或 AUTOSAR Adaptive 一类富操作系统，适合网关、域控制、复杂算法与网络协议处理。二者分工明确，但必须协同：控制核采集的电流、位置、温度数据要能被应用核读取，应用核下发的目标转矩、模式指令要能及时送达控制核。
下面这张图给出 Stellar 多核异构架构的典型组织方式，重点表达内核、互连、共享资源与外设之间的连接关系，而不是罗列型号参数。
从图中可以看到，实时控制域与应用处理域并不是简单并列，而是通过共享 SRAM 与消息通道形成双向数据流：控制核把采样与状态“向上”推送，应用核把目标值与模式“向下”下发。这种结构决定了 Stellar 的软件工程重点——核间通信的时序与一致性，往往比单个核内的算法更影响系统表现。
实时控制场景对 MCU 提出了什么要求
以三相永磁同步电机的磁场定向控制（FOC）为例，一个典型电流环周期在 10 kHz 到 20 kHz，即 50 µs 到 100 µs。在这段时间内，MCU 要完成：ADC 触发与三相电流采样、Clarke/Park 变换、两个 PI 调节器、反 Park 变换、SVPWM 占空比计算与 PWM 寄存器更新。若控制周期为 50 µs，留给计算与中断响应的时间通常只有几微秒到十几微秒。任何一次中断被长任务阻塞、任何一次缓存未命中导致的抖动，都可能让电流波形畸变甚至触发过流保护。
这正是 Stellar 把 Cortex-M 核放在控制路径上的原因：它的中断响应确定、没有 MMU 带来的地址翻译不确定性，配合专用定时器与 ADC 触发链路，可以把“采样—计算—输出”的抖动压到很小。而 Cortex-A 核则不必参与每个 50 µs 的闭环，它处理的是毫秒到秒级的事件：故障诊断、参数标定、OTA、网络报文、状态机管理。二者时间尺度不同，正好互补。
课程整体路线与开发环境搭建
本课程后续章节会沿着“架构认知 → 工具链与工程创建 → 实时控制外设与中断 → 核间通信 → 多核调试与性能分析 → 安全与功能安全 → 综合案例”的路线推进。第 1 章先把开发环境跑通，让后续每一章都有可复现的工程基础。
开发环境的核心是 ST 提供的 Stellar 专用工具链与配置工具。典型搭建顺序如下：
- 安装 STM32CubeIDE 或厂商推荐的 Stellar 集成开发环境，并确认其中包含对应 Stellar 器件的器件支持包（Device Family Pack）。
- 安装 Stellar 的配置工具（用于引脚、时钟、外设与多核启动配置），它负责生成初始化代码与链接脚本。
- 准备调试探针（如 ST-LINK 或兼容的 JTAG/SWD 调试器），并确认其固件版本支持多核调试。
- 创建第一个多核工程：选择目标器件，配置 Cortex-M 与 Cortex-A 的启动镜像，生成工程骨架。
- 编译、下载并在调试器中分别连接两个核，确认各自能独立停在入口点。
一个容易被忽略但很关键的细节是启动顺序与镜像布局。多核芯片上电后通常由一个核先运行 Boot ROM，再根据配置释放另一个核。如果链接脚本把两个核的代码段地址配错，或者共享内存区域没有正确保留，就会出现“单核能跑、双核一启动就挂”的现象。建议在工程创建后先检查链接脚本中的内存区域划分，确认控制核代码、应用核代码、共享数据区三者互不重叠。