1. 课程导入

各位同学，咱们今天正式开讲《ESD防护设计与Latch up测试实战》的第一章。说实话，ESD（静电放电）这个话题，我在刚入行那会儿总觉得它有点“玄学”——明明设计时跑仿真都好好的，怎么一上产线就出问题？后来吃过几次亏才明白，ESD防护不是玄学，是实打实的物理规律，只是我们平时没太在意它。

1.1 ESD现象与危害

先说说ESD到底是什么。你想想看，冬天脱毛衣时“噼里啪啦”的火花，就是典型的静电放电。在芯片世界里，这个现象被放大了无数倍——人体或机器接触芯片引脚时，瞬间释放的高压脉冲能把芯片内部薄薄的栅氧化层直接击穿。

ESD对芯片的危害主要有三类：

• 硬损伤（Catastrophic Failure）：直接烧毁，芯片功能完全丧失。我在项目中遇到过一批手机主控芯片，封装测试后良率突然掉了5个百分点，排查了三天才发现是测试机台的接地不良，每次测试前都会给芯片来一次“电击”。
• 潜在损伤（Latent Damage）：芯片当时还能工作，但内部已经出现了微裂纹或局部熔融。这种芯片出厂后可能在用户手里用几个月就莫名其妙失效了——返修率飙升，品牌口碑直接崩盘。
• 软损伤（Soft Failure）：逻辑状态翻转、寄存器数据丢失，但硬件本身没坏。多见于通信接口或存储芯片，重启一下可能又好了，但数据已经丢了。

1.2 ESD模型：HBM、CDM、MM

为了标准化ESD测试，业界定义了三种主要模型。说白了，就是模拟不同的放电场景。

模型	全称	模拟场景	典型电压	放电时间
HBM	人体模型	人体接触芯片引脚	±2kV ~ ±8kV	~150ns
CDM	充电器件模型	芯片自身带电后接触地	±500V ~ ±2kV	~1ns
MM	机器模型	金属工具接触芯片	±200V ~ ±800V	~30ns

1.2.1 HBM（人体模型）

HBM是最经典的模型。它模拟的是：一个带电的人（比如你穿着化纤衣服走过地毯）去碰芯片引脚。人体等效为一个100pF的电容串联一个1.5kΩ的电阻。放电电流峰值大约在1-2A（2kV时），持续时间约150ns。

我个人习惯把HBM看作“慢而猛”的放电——电流大，但上升沿相对较缓。大部分芯片的I/O引脚都需要通过±2kV的HBM测试，高端产品甚至要求±8kV。

1.2.2 CDM（充电器件模型）

CDM是近年来最受关注的模型。它模拟的是：芯片在自动化生产线上被摩擦带电（比如在塑料管里滑动），然后某个引脚突然碰到接地金属。CDM的放电时间极短（约1ns），但峰值电流可以高达10-20A。

你想想看，1ns内灌入20A电流，这相当于在芯片内部引爆一颗微型炸弹。CDM失效通常发生在芯片内部，很难通过外部ESD保护电路完全解决。

1.2.3 MM（机器模型）

MM模型现在已经用得比较少了，但有些老标准还在沿用。它模拟的是金属工具（比如镊子、螺丝刀）接触芯片。MM的等效电容是200pF，串联电阻几乎为0（<1Ω），所以放电电流比HBM大得多，但电压等级较低。

说实话，MM和HBM的防护设计思路很接近，但MM对寄生电感和电阻更敏感。如果你在做车规级芯片，可能还会遇到MM测试要求。

1.3 行业标准简介

ESD测试不是随便拿个静电枪打两下就行的，必须遵循严格的标准。下面是我常用的几个标准：

• JEDEC JESD22-A114：HBM测试标准，定义了测试方法、波形参数和失效判据。目前最新版本是JESD22-A114F。
• JEDEC JESD22-C101：CDM测试标准，定义了非接触式CDM测试方法。注意，CDM测试对测试环境要求极高，湿度、温度、接地阻抗都要严格控制。
• AEC-Q100：车规级芯片的可靠性标准，其中包含了更严格的ESD要求（HBM ±4kV起步，CDM ±750V起步）。
• IEC 61000-4-2：系统级ESD标准，用于整机产品的抗静电测试。这个标准跟芯片级ESD测试完全不同，后面我们会专门讲。

1.4 ESD防护知识体系

为了让大家对本章内容有个整体认识，我画了一张知识结构图。它把ESD现象、模型、标准和防护设计串在了一起。

这张图把ESD防护的脉络理清楚了。从现象出发，理解三种模型（HBM、CDM、MM），然后对照行业标准，最后落到防护设计和测试验证。后面的章节，我们会沿着这个框架一步步深入。