2. OBC硬件基础

车载充电机（OBC）作为电动汽车与电网之间的能量转换枢纽，其硬件架构直接决定了整机效率、功率密度、电磁兼容性能以及控制算法的可实现性。在DSP数字控制算法开发之前，工程师必须对功率级硬件有透彻理解：主电路拓扑决定了控制变量的物理意义，功率器件的开关特性决定了PWM死区与保护阈值，采样电路的精度与带宽决定了算法能“看到”的真实世界，而驱动电路与接口定义则约束了控制信号的传输路径。本章将围绕“PFC+LLC”这一主流两级架构，从拓扑原理、器件选型、采样与驱动链路、以及DSP接口四个维度展开，为后续数字控制算法的建模与代码实现奠定硬件认知基础。

2.1 主电路拓扑：PFC+LLC两级架构的核心原理

现代OBC几乎无一例外地采用“前级PFC+后级LLC”的两级变换架构。前级Boost型PFC负责将电网输入的交流电整流升压为稳定的约400V直流母线电压，同时实现输入电流正弦化，使功率因数接近1；后级LLC谐振变换器负责将400V母线电压隔离降压为动力电池所需的充电电压（通常为200V-500V），并通过高频变压器实现电气隔离。这种两级架构的优越性在于：PFC级独立控制输入电流波形，LLC级独立控制输出电压/电流，两级之间通过母线电容解耦，控制算法可以分别设计、分别调试，极大降低了系统复杂度。

PFC级通常采用无桥或图腾柱拓扑以提升效率。图腾柱PFC利用SiC MOSFET替代传统整流二极管，消除了整流桥损耗，在6.6kW级别OBC中效率可提升0.5%-1%。其控制核心是电流内环+电压外环的双环结构：电流环控制电感电流跟踪正弦参考，电压环维持母线电压稳定。LLC级则利用谐振网络（Lr、Cr、Lm）的阻抗特性，通过改变开关频率来调节增益。当开关频率等于谐振频率时，LLC增益为1，效率最高；偏离谐振频率时，增益随之变化。数字控制算法需要精确计算频率-增益关系，并在不同负载条件下寻找最优工作点。

2.2 功率器件选型与驱动电路设计

功率器件的选型直接决定了OBC的效率和热设计难度。PFC级开关管需承受650V-700V电压应力，推荐使用SiC MOSFET（如C3M0065100K、SCT3060AL），其导通电阻Rds(on)在25℃时约65mΩ，在175℃时退化约30%，热稳定性优于Si器件。LLC原边开关管同样选用650V SiC MOSFET，但需关注其体二极管的反向恢复特性——LLC在死区时间内依靠体二极管续流，若Qrr过大将导致额外损耗和振铃。副边同步整流管选用100V-150V Si MOSFET（如IPT015N10N5），其Rds(on)可低至1.5mΩ，但需注意其Coss电容与LLC副边寄生参数的匹配。

驱动电路是连接DSP控制信号与功率开关的桥梁。PFC和LLC原边开关管均需隔离驱动，常用方案为SiC专用驱动芯片（如UCC21520、Si8271）配合隔离电源。驱动电路设计需关注三个关键参数：峰值驱动电流（至少±4A）、传播延迟（小于50ns）、共模瞬态抗扰度（CMTI大于100V/ns）。驱动电阻Rg的选取需在开关速度与EMI之间折中——Rg过小导致di/dt过大，产生严重振铃；Rg过大则增加开关损耗。对于SiC MOSFET，建议Rg取2.2Ω-10Ω，并在栅极并联一个10kΩ下拉电阻防止误导通。

2.3 采样电路：电压、电流与温度检测

数字控制算法的性能上限由采样链路的精度和带宽决定。OBC需要采集的关键模拟量包括：输入交流电压Vac、输入交流电流Iac、母线电压Vbus、LLC输出电流Iout、输出电压Vout、以及多个功率器件的温度。其中，交流电流采样是PFC控制的核心，推荐使用霍尔电流传感器（如ACS733）或采样电阻+隔离放大器方案。霍尔传感器带宽可达200kHz，满足CCM PFC的电流环带宽需求（通常10-20kHz），但成本较高；采样电阻方案成本低，但需注意其功率损耗和温漂。

母线电压采样采用电阻分压+隔离运放（如AMC1311）方案，分压比需保证在最高电压（如450V）时输出不超过ADC参考电压（3.3V）。LLC输出电流采样推荐使用电流互感器（CT）或磁通门传感器，因为输出电流可能达到20A以上，且需要隔离。温度采样使用NTC热敏电阻（如10kΩ B值3435），通过分压电路接入ADC，DSP通过查表或Steinhart-Hart方程计算实际温度。所有采样信号在进入DSP ADC引脚前，需经过RC低通滤波（截止频率约1MHz）以抑制高频噪声，同时需在ADC引脚附近放置100nF去耦电容。

2.4 DSP控制板接口定义与信号完整性

DSP控制板（以TMS320F28379D为例）与功率板之间的接口设计是硬件联调的关键环节。接口信号分为三类：PWM驱动信号（DSP→驱动电路）、模拟采样信号（采样电路→DSP ADC）、数字保护信号（双向）。PWM信号从DSP的ePWM模块输出，经电平转换（3.3V→5V）后送入驱动芯片。由于PWM频率较高（PFC 65kHz，LLC 500kHz），信号完整性至关重要——建议采用差分传输或至少保证单端信号线阻抗匹配（50Ω），并在驱动芯片输入端并联100Ω终端电阻。

模拟采样信号接口需注意ADC输入范围匹配。TMS320F28379D的ADC输入范围为0-3.3V，而采样电路输出可能为±5V或0-5V，因此需增加电平移位和缩放电路。推荐使用运算放大器（如OPA2376）搭建同相放大+偏置电路，将信号调整至0.3V-3.0V区间，留出10%裕量防止过冲。数字保护信号包括过流比较器输出、过温比较器输出、以及外部故障输入，这些信号直接接入DSP的GPIO或XINT外部中断引脚，需配置为上拉输入并增加RC滤波（时间常数1μs）防止误触发。

// DSP接口初始化示例（TMS320F28379D）
// ADC配置：12位模式，3.5MSPS，软件触发
AdcSetMode(ADC_ADCA, ADC_RESOLUTION_12BIT, ADC_SIGNALMODE_SINGLE);
AdcSetMode(ADC_ADCB, ADC_RESOLUTION_12BIT, ADC_SIGNALMODE_SINGLE);
// ePWM1配置：PFC开关频率65kHz，死区200ns
EPwm1Regs.TBPRD = 2000;  // 200MHz/65kHz ≈ 3077，取整
EPwm1Regs.TBCTL.bit.HSPCLKDIV = 0;  // TBCLK = SYSCLKOUT
EPwm1Regs.TBCTL.bit.CLKDIV = 0;
EPwm1Regs.DBTCONF.bit.DEDB_MODE = 1;  // 死区使能
EPwm1Regs.DBRED.bit.RED = 40;  // 200ns死区（40个时钟周期）
EPwm1Regs.DBFED.bit.FED = 40;

2.5 实战案例：6.6kW OBC硬件调试中的采样干扰问题

在某6.6kW OBC项目调试中，PFC电流环在轻载（500W）时出现明显的电流波形畸变，THD从5%恶化至15%。初步判断为采样信号受干扰，但使用示波器测量采样电路输出端时，波形正常；进一步测量DSP ADC引脚处波形，发现叠加了约200mV的开关频率纹波。分析认为，干扰源为LLC原边高频变压器漏感产生的磁场耦合至采样信号线。

解决过程分为三步：首先，将交流电流采样信号线从PCB顶层改走内层，并增加屏蔽地线包围；其次，在ADC引脚前增加二阶有源低通滤波器（截止频率500kHz），滤除LLC开关频率（500kHz）及其谐波；最后，调整DSP的ADC采样触发时刻，使其避开LLC开关管的开关瞬态（即采样窗口避开死区前后各100ns）。经过上述优化，轻载THD降至3.2%，满载效率提升0.3%。

2.6 常见误区与设计复盘

误区一：认为PFC和LLC可以共用一套采样电路。实际上，PFC需要高速电流采样（带宽>20kHz），而LLC输出电流采样带宽要求较低（<5kHz），共用采样链路会导致PFC电流环带宽不足或LLC采样噪声过大。误区二：忽视驱动电路负压关断。SiC MOSFET在高温下阈值电压可能降至2V以下，若驱动电路不提供负压关断（通常-4V），在dv/dt噪声干扰下可能误导通，导致桥臂直通。建议采用负压驱动方案，或在栅极增加有源米勒钳位电路。误区三：母线电容容值选取过大。虽然大电容能降低电压纹波，但会增大充电冲击电流和成本，且影响PFC动态响应。应通过仿真和实测确定最小容值。

设计复盘时，建议建立硬件-软件接口检查清单：确认所有ADC通道的输入范围、采样率、滤波参数；确认PWM通道的死区时间、互补模式、故障保护映射；确认GPIO的上下拉配置和中断优先级。这些接口参数应在软件设计文档中明确记录，并在硬件调试前完成静态检查。通过系统化的硬件基础设计，才能为后续的数字控制算法提供稳定可靠的执行平台。