📚 课程目录第4章车载图形硬件架构

4. 车载图形硬件架构

车载多屏显示系统的硬件基础并不是“一块芯片接几块屏”这么简单，而是一条从应用渲染到像素点亮的完整信号链。理解这条链路上每个部件的职责、接口类型与拓扑关系，是排查花屏、撕裂、延迟、黑屏等问题的前提。本章围绕 SoC、GPU、DPU、显示控制器以及 MIPI DSI、LVDS、eDP 等接口，梳理车载图形硬件的整体架构。

一、核心原理：从渲染到点亮的四级分工

车载图形硬件通常按职责划分为四个层级，每一层解决不同的问题：

SoC（系统级芯片）：作为整车座舱域控的计算中枢，集成 CPU、GPU、DPU、显示控制器、视频编解码、内存控制器与各类外设接口。它决定了可支持的屏幕数量、分辨率上限与总带宽。
GPU（图形处理单元）：负责 3D 渲染、UI 图层合成、着色与纹理处理。它输出的是“渲染结果”，通常写入显存或图层缓冲区，而不是直接驱动屏幕。
DPU（显示处理单元）：负责多图层叠加、缩放、旋转、色彩空间转换、Gamma 校正与混合。它把 GPU 渲染的图层、摄像头视频层、视频播放层等合成一路或多路最终画面。
显示控制器（Display Controller）：负责时序生成、像素打包、刷新率控制与接口协议输出，把 DPU 合成后的画面按接口标准发送到屏幕。

这四级的核心关系可以概括为：GPU 负责“画”，DPU 负责“叠”，显示控制器负责“送”，接口负责“传”。任何一级的带宽、格式或时序不匹配，都会在最终屏幕上表现为可见异常。

关键理解：GPU 的输出不等于屏幕的输入。中间必须经过 DPU 合成与显示控制器时序化，才能形成符合屏幕要求的像素流。

二、接口与拓扑：MIPI DSI、LVDS、eDP 的定位

显示接口决定了“显示控制器如何把像素送到屏幕”。车载常见接口有三类：

MIPI DSI：高速差分串行接口，常用于中小尺寸高分辨率屏，如仪表、中控、副驾屏。它使用 Lane 传输，支持命令模式和视频模式，布线少、带宽高，但对 PCB 阻抗与走线长度敏感。
LVDS：低压差分信号，常见于较老或成本敏感的屏幕，使用多对差分线传输像素与时钟。带宽相对有限，适合 1080p 及以下分辨率，抗干扰能力较好。
eDP：嵌入式 DisplayPort，带宽高、支持多 Lane 与高分辨率，常用于大尺寸中控屏或高刷新率屏幕，也便于通过 AUX 通道读取 EDID 与进行链路训练。

拓扑上，一颗 SoC 通常包含多个显示控制器实例，每个控制器可独立连接一路接口，形成“一控一屏”或“一控多屏（通过桥接或分屏）”的结构。多屏系统常见拓扑为：GPU 渲染多个图层 → DPU 按屏幕分组合成 → 多个显示控制器分别输出 → 各自接口连接对应屏幕。

三、方法流程：多屏系统的配置与验证步骤

在工程实践中，配置多屏显示通常遵循以下流程：

确认屏幕参数：分辨率、刷新率、接口类型、Lane 数、像素格式、时序参数（HFP/HBP/VFP/VBP）。
分配显示控制器：根据 SoC 手册确认每个控制器支持的接口与最大分辨率，避免超规格分配。
配置 DPU 图层：为每个屏幕分配图层数量、Z-order、缩放比例与色彩空间。
配置接口 PHY：设置 DSI Lane 速率、eDP 链路速率与 Lane 数、LVDS 映射方式。
验证时序与带宽：检查总带宽是否超过内存与接口上限，确认无撕裂、无闪烁、无黑屏。

以下是一个典型的设备树片段，用于描述 DSI 屏幕与显示控制器的连接关系：

dsi0: dsi@fe0a0000 {
    compatible = "vendor,dsi-controller";
    reg = <0xfe0a0000 0x10000>;
    lanes = <4>;
    data-rate = <1000000000>; /* 1 Gbps per lane */
    panel@0 {
        compatible = "vendor,panel-1920x720";
        reg = <0>;
        width-mm = <260>;
        height-mm = <100>;
        timing {
            hactive = <1920>;
            vactive = <720>;
            hfp = <40>; hbp = <40>;
            vfp = <20>; vbp = <20>;
            clock-frequency = <80000000>;
        };
    };
};

四、案例与场景：三屏座舱的拓扑分配

假设某座舱域控需要驱动仪表 1920×720、中控 2560×1440、副驾 1920×1080 三块屏。典型分配方式为：

仪表屏：MIPI DSI 4 Lane，由显示控制器 0 输出，DPU 分配 2 个图层（仪表 UI + 报警层）。
中控屏：eDP 4 Lane，由显示控制器 1 输出，DPU 分配 4 个图层（导航、媒体、空调、系统栏）。
副驾屏：MIPI DSI 4 Lane，由显示控制器 2 输出，DPU 分配 3 个图层（视频、UI、弹窗）。

此时需要重点核算的是内存带宽与 DPU 合成能力。若三屏同时刷新，GPU 渲染与 DPU 读取的总带宽可能达到数十 GB/s，必须提前评估。

屏幕	接口	分辨率	Lane 数	DPU 图层数	主要风险
仪表	MIPI DSI	1920×720	4	2	时序抖动导致闪烁
中控	eDP	2560×1440	4	4	带宽不足导致撕裂
副驾	MIPI DSI	1920×1080	4	3	视频层与 UI 层竞争

五、误区与复盘

常见误区一：认为 GPU 性能强就能带更多屏。实际上多屏能力受限于显示控制器数量、DPU 图层数与接口带宽，GPU 只是其中一环。

常见误区二：忽略 DPU 的图层上限。当图层数超过 DPU 能力时，系统会退化为 GPU 合成，导致功耗与延迟上升。

复盘建议：在项目早期就建立“屏幕—控制器—接口—DPU 图层”的映射表，并在台架上逐项验证时序、带宽与刷新率，避免后期返工。

掌握 SoC、GPU、DPU、显示控制器与接口之间的分工与拓扑关系，才能在多屏系统设计中做出合理的资源分配，并在出现显示异常时快速定位到具体环节。