2. C2000硬件平台与电驱控制需求匹配
新能源汽车电驱控制器的核心任务，是在极短时间内完成“采样—计算—输出”的闭环：读取三相电流、母线电压、旋变或霍尔位置，执行 Clarke/Park 变换、电流环 PI、SVPWM 调制，再把占空比写入 PWM 比较寄存器。整个过程必须在开关周期内完成，否则电流环相位裕度下降、转矩脉动增大。C2000 之所以成为电驱主流平台，正是因为它把高速 ADC、高分辨率 PWM、三角函数加速单元和实时中断系统集成在同一颗芯片上。选型的第一步，不是看主频高低，而是把控制需求翻译成外设资源与实时性指标。
典型芯片定位与资源差异
TI C2000 在电驱中常见三个层级：F28004x 面向 48V 或中小功率辅助电机、电子水泵、电子油泵等成本敏感场景；F2837x（如 F28379D）面向主驱、OBC/DCDC 等需要双核、高精度 PWM 与丰富通信接口的场合；F2838x 则在 F2837x 基础上增加 CLB 与更完整的通信资源。以 F28379D 为例，其典型资源包括：双 C28x 核（各 200MHz）、双 CLA 协处理器、4 个 16 位 ADC（共 24 通道）、18 路 ePWM（含 12 路 HRPWM）、3 路 CAN（其中可配置 CAN-FD）、以及可编程 CLB。F28004x 则为单 C28x 核 100MHz、3 个 12 位 ADC、8 路 ePWM、2 路 CAN，资源规模明显收敛。
选型时可用一张“需求—资源”对照表快速判断。下表为教学示例，参数按典型配置假设，实际应以具体型号数据手册为准。
| 控制需求 | F28004x 典型能力 | F2837x 典型能力 | 判断依据 |
|---|---|---|---|
| 电流环频率 | 10～20kHz | 20～40kHz | ADC 采样窗口 + 中断执行时间 |
| PWM 分辨率 | 常规 ePWM | HRPWM 150ps 级 | 是否要求低转矩脉动、高载波比 |
| 位置接口 | eQEP + ADC | eQEP + 旋变解码 | 旋变需外部解码或 CLB 辅助 |
| 通信 | 2×CAN | 3×CAN-FD | 整车网络与标定需求 |
| 功能安全 | 基础看门狗/时钟检测 | 双核锁步、ECC、CRC | 是否需满足 ASIL 等级 |
PWM、ADC 与 CLB 的协同关系
电驱控制对 PWM 的第一要求是“可预测”。ePWM 的时基计数器在零点或周期点触发 SOC（Start of Conversion），让 ADC 在开关噪声最小的时刻采样。典型做法是把 ePWM1 配置为三相载波，周期值由 20kHz 载波决定：若系统时钟 200MHz、计数模式为增减计数，则 TBPRD = 200MHz / (2×20kHz) = 5000。ADC 在计数过零点触发，采样窗口避开桥臂开关瞬间。若使用 HRPWM，可在高分辨率模式下把有效分辨率提升到 150ps 量级，用于降低低速区转矩脉动。
ADC 的关键不是“位数越高越好”，而是采样窗口与转换时间能否塞进控制周期。F2837x 的 16 位 ADC 在 12.5MSPS 下，单次转换约 80ns，但加上采样保持与多通道轮询，实际可用通道数受限于 SOC 调度。若电流环 20kHz、每周期采 3 相电流 + 母线电压 + 位置，共 5 个通道，则需在半个载波周期内完成，通常用两个 ADC 并行分组，把 5 个通道分摊到 ADC-A 与 ADC-B，再由中断统一读取结果。
CLB（Configurable Logic Block）是 F2837x/F2838x 上容易被忽视但很实用的资源。它可以在不占用 CPU 的情况下实现旋变激励逻辑、PWM 保护封波、编码器倍频或自定义故障联锁。例如，把 ePWM 的 Trip 信号与外部比较器输出接入 CLB，做“过流立即封波”的硬件路径，响应时间可压到几十纳秒，比软件中断快一个数量级。下图给出电驱控制中“PWM—ADC—CPU/CLA—CLB—CAN”的信号链与资源匹配关系。
实时性：从开关周期倒推预算
实时性不是“主频越高越好”，而是把控制周期拆成可核算的时间预算。以 20kHz 电流环为例，周期 50μs。若采用“PWM 过零触发 ADC—ADC 转换完成中断—执行电流环—更新 PWM”的经典结构，时间分配大致为：ADC 采样与转换 1～2μs，中断响应与现场保护 0.2～0.5μs，Clarke/Park 与 PI 约 2～4μs，SVPWM 与占空比写入约 1～2μs，合计通常小于 10μs，余量充足。但若把位置解码、弱磁、CAN 收发、故障处理都塞进同一中断，预算会迅速吃紧。此时应把慢速任务放到 CLA 或后台循环，把电流环留在 C28x 主中断，保证最坏执行时间（WCET）可测。
判断实时性是否达标，不能只看平均时间，要看最坏情况。建议在调试阶段用 GPIO 翻转法测量：中断入口拉高、出口拉低，用示波器读脉冲宽度，即可得到实际执行时间。若该脉冲接近控制周期的 50%，说明余量不足，需要拆分任务或提高主频。对 F28004x 这类 100MHz 单核平台，20kHz 电流环加位置环已接近上限，更适合把载波降到 10～15kHz，或把部分计算交给 CLA。
功能安全与资源冗余
电驱属于整车安全相关部件，功能安全要求会直接改变芯片选型。若目标为 ASIL C/D，通常需要双核锁步、Flash/ RAM ECC、CRC 校验、时钟丢失检测、看门狗和 ADC 自检等机制。F2837x 的双核架构可让一个核跑控制、另一个核做监控与交叉校验；CLB 则可用于实现独立的硬件封波路径，即使 CPU 异常也能在过流时切断 PWM。F28004x 更适合 ASIL B 或非安全关键场景，若强行用于高安全等级，需要外加监控芯片与冗余采样，系统成本反而上升。
把上述内容落到一张选型判断表上，可以形成可执行的检查清单。下表为教学示例，字段按电驱控制实际需要设置。
| 检查项 | 示例要求 | F28004x | F2837x |
|---|---|---|---|
| 电流环频率 | ≥20kHz | 临界 | 满足 |
| PWM 通道 | 6 路 + 保护 | 满足 | 满足 |
| ADC 并行采样 | ≥2 组同时 | 满足 | 满足 |
| HRPWM | 低速脉动要求 | 无 | 有 |
| CAN-FD | 整车网络 | 可选 | 满足 |
| ASIL 目标 | ASIL C | 不足 | 满足 |
实际工程中，F2837x 与 F28004x 并非替代关系，而是分工关系：主驱控制器倾向 F2837x/F2838x，以双核、HRPWM、CLB 和 CAN-FD 覆盖高实时与高安全需求；辅助电机与泵类控制器倾向 F28004x，以单核、少通道、低成本满足基本闭环。理解这一分工，比记住具体型号参数更重要——它决定了后续 PWM 配置、ADC 调度、中断划分和安全机制的设计边界。