3. HIL系统组成与实时仿真机选型

硬件在环（HIL）验证的本质，是把被控对象（电机、变换器、电池、电网等）用实时仿真机上的数学模型替代，让真实的 C2000 控制器仍然运行自己的固件，通过真实的 I/O 与仿真模型交换信号。因此，一套 HIL 系统的能力上限，往往不由模型精度单独决定，而由“仿真机算力 + I/O 板卡 + 信号调理 + 故障注入 + 上位机软件”这条完整信号链共同决定。本节围绕这条链路，说明各组成部分的职责，并给出面向 C2000 的接口匹配与带宽/延迟选型方法。

一、HIL 系统的五个组成部分

实时仿真机是核心，负责以固定步长求解被控对象模型，并在每个步长内完成“读输入—解算—写输出”。它必须保证步长抖动（jitter）远小于步长本身，否则模型等效于在变步长下运行，控制环路相位特性会失真。

I/O 板卡是仿真机与控制器之间的物理通道，常见类型包括模拟输出（AO，仿真机→控制器，模拟传感器信号）、模拟输入（AI，控制器→仿真机，采集控制器输出或采样调理后信号）、数字输入/输出（DIO，PWM、GPIO、使能、故障标志）、以及 PWM 捕获/输出通道。

信号调理解决电气不匹配：C2000 的 ADC 输入通常为 0～3.3 V（部分器件支持差分或特定范围），而仿真机 AO 常见量程为 ±10 V；控制器输出的 PWM 为 3.3 V 逻辑，而仿真机 DI 可能要求 5 V 或 24 V。调理模块完成分压、偏置、隔离、滤波与电平转换。

故障注入单元（FIU）在信号链中串入可控开关或继电器，用于模拟传感器断线、短路到电源/地、信号漂移、PWM 丢失等故障，验证控制器保护逻辑是否按预期动作。

上位机软件承担模型编译下载、I/O 通道映射、实时监控与数据记录、试验自动化。它不参与实时闭环，但决定了试验效率与可复现性。

二、面向 C2000 的接口匹配

接口匹配要逐通道核对四项：量程、类型、方向、时序。以电机控制为例，控制器需要从仿真机获得三相电流与母线电压的模拟量，同时把六路 ePWM 送给仿真机解算逆变器模型。

• 量程匹配：仿真机 AO 输出 ±10 V，而 C2000 ADC 引脚绝对最大输入通常为 3.3 V。若直接相连会损坏器件，必须经调理把 ±10 V 映射到 0～3.3 V。例如电流传感器模型输出 ±5 V 对应 ±50 A，调理后 1.65 V 对应 0 A，则 1 A 对应 33 mV，ADC 12 bit、3.3 V 参考下 LSB 为 0.806 mV，电流分辨率约 24 mA，满足一般 FOC 需求。
• 类型匹配：差分信号不要接到单端输入；电流环输出若为 4～20 mA，需先经 250 Ω 精密电阻转为 1～5 V 再调理。
• 方向匹配：AO/AI 方向不能接反，否则仿真机输出与控制器输出对顶，可能损坏板卡。
• 时序匹配：PWM 捕获通道要能识别 C2000 的 ePWM 死区与最小脉宽。若控制器开关频率 20 kHz、死区 200 ns，则仿真机 DI 采样率至少应达到 10 MHz 量级，或使用 FPGA 边沿捕获而非轮询采样。

三、带宽与延迟要求

HIL 闭环的延迟由三部分构成：仿真机 I/O 更新延迟、模型解算延迟、控制器自身采样与计算延迟。对电流环而言，若控制带宽为 2 kHz，则整个 HIL 环路附加延迟应控制在开关周期的 1/10 以内。以 20 kHz 开关频率为例，周期 50 μs，附加延迟目标 ≤ 5 μs。

选型时可按下式估算所需最小步长：

步长 T_s ≤ 1 / (20 × f_bw)
其中 f_bw 为被控对象最高关注频率

示例：f_bw = 2 kHz
T_s ≤ 1 / (20 × 2000) = 25 μs
考虑 I/O 与抖动余量，实际取 T_s = 10 μs

若模型包含高频开关纹波或需要复现 100 kHz 级谐振，则步长需进一步压缩到 1 μs 以下，此时应选择带 FPGA 的仿真机，把逆变器开关模型与 PWM 捕获放在 FPGA 上以 10～100 ns 分辨率运行，CPU 只负责较慢的电机与机械模型。

四、选型检查清单

实际选型时，建议先用一个最小闭环试验验证：让 C2000 运行固定占空比开环，仿真机输出已知幅值的正弦电流信号，用示波器同时观察仿真机 AO 与控制器 ADC 采样值，测量从 AO 更新到 ADC 采样的总延迟。若该延迟小于开关周期的 1/10，且通道间偏差一致，则说明接口匹配与带宽满足要求，可进入正式模型验证阶段。