4. 雷达硬件与系统组成
毫米波雷达要在无人机上真正“看得见、算得动、飞得稳”,硬件链路必须从射频前端一路贯通到基带处理,再叠加无人机平台特有的重量、功耗、散热与振动约束。本节把雷达硬件拆成五个可独立验证的层次:收发前端、天线阵列、射频芯片、基带处理,以及无人机适装约束,并给出选型与联调时最值得关注的参数关系。
一、核心原理:从电磁波到点云的五级链路
毫米波雷达的硬件本质是一条“电—磁—电—数字”的转换链。发射链路把基带调制的FMCW(调频连续波)信号上变频到77GHz附近,经功率放大器后由天线阵列辐射;接收链路把目标反射回来的微弱回波经低噪声放大、下变频得到中频信号;基带处理再对中频采样做距离FFT、多普勒FFT和角度FFT,最终输出距离、速度、方位角与信噪比。整条链路的增益、噪声系数和线性度共同决定雷达的探测距离与虚警率。
二、收发前端:增益、噪声与隔离的三角平衡
收发前端由功分器、混频器、PA、LNA、滤波器与耦合器组成。工程上最容易被忽视的是收发隔离度:若发射信号泄漏到接收链路,会抬高底噪甚至使LNA饱和。典型毫米波前端要求隔离度优于25dB,同时通过环形器或时分开关实现收发切换。对于无人机避障,前端还需在-40℃~85℃范围内保持增益波动小于±1.5dB,否则测距一致性会随温度漂移。
前端关键指标示例(77GHz):
发射功率 EIRP : 20 ~ 30 dBm
接收噪声系数 NF : 8 ~ 12 dB
收发隔离度 : ≥ 25 dB
中频带宽 : 5 ~ 20 MHz
增益温漂 : ≤ ±1.5 dB(-40~85℃)
三、天线阵列:MIMO与角度分辨率的来源
无人机避障需要同时分辨多个方向的目标,天线阵列决定了角度分辨率。常见方案是2发4收或3发4收的MIMO阵列,通过虚拟孔径扩展获得等效8~12个接收通道。阵列间距通常取半波长(约1.9mm@77GHz),间距过大会产生栅瓣,过小则耦合增强、带宽下降。天线形式多采用微带贴片或波导缝隙阵,前者成本低、剖面薄,后者损耗小、效率高,但体积和加工成本更高。
- 方位分辨率:由虚拟孔径长度决定,孔径越大分辨率越高,但波束越窄、搜索范围越受限。
- 俯仰覆盖:无人机起降阶段需要较大俯仰视场,通常要求±30°以上。
- 阵列校准:通道间幅相不一致会直接抬高旁瓣,出厂前需做暗室校准。
四、射频芯片与基带处理:集成度决定适装性
射频芯片正从分立方案走向单芯片集成。以TI AWR系列、NXP TEF82xx为代表的CMOS毫米波芯片,把收发前端、锁相环、ADC甚至部分DSP集成在一颗芯片内,显著降低体积与功耗。基带处理则承担FFT、CFAR检测、聚类与跟踪,常用MCU+DSP或SoC架构。对于无人机,基带算力要与点云密度匹配:若每帧输出数千个点,却只有单核MCU,跟踪算法就会成为瓶颈。
| 层级 | 典型器件/方案 | 关键参数 | 无人机适装关注点 |
|---|---|---|---|
| 收发前端 | PA/LNA/混频器 | NF、隔离度、线性度 | 温漂、功耗 |
| 天线阵列 | 2T4R MIMO贴片阵 | 增益、栅瓣、俯仰视场 | 尺寸、重量、风阻 |
| 射频芯片 | CMOS毫米波SoC | 集成度、通道数、带宽 | 功耗、散热 |
| 基带处理 | MCU+DSP/SoC | 算力、内存、时延 | 实时性、功耗 |
| 适装结构 | 减振支架+屏蔽罩 | 固有频率、EMC | 振动、电磁兼容 |
五、无人机适装约束:重量、功耗、散热与振动
无人机对雷达硬件的约束可以用“克、瓦、度、赫兹”四个字概括。重量上,小型多旋翼通常只允许雷达模组控制在100~300g;功耗上,整机雷达功耗建议不超过5~10W,否则续航明显缩短;散热上,毫米波芯片结温超过125℃会降额甚至失效,需要借助机身气流或导热垫;振动上,旋翼振动主频通常在100~300Hz,若雷达支架固有频率落入该区间,点云会出现周期性抖动。
六、案例与复盘:一次点云抖动问题的排查
某四旋翼在悬停时雷达点云出现周期性“毛刺”,距离门内目标数忽多忽少。排查顺序如下:先看供电,发现雷达与图传共用一路5V,纹波达120mV;再查振动,支架一阶模态约180Hz,恰在旋翼主频附近;最后查天线罩,罩体厚度不均匀导致插损波动0.8dB。整改措施是独立LDO供电、增加橡胶减振垫、更换均匀壁厚天线罩,点云抖动幅度下降约70%。
综上,毫米波雷达硬件选型不能只看芯片手册上的理想参数,而要把收发前端、天线阵列、射频芯片、基带处理与无人机适装约束作为一个整体来权衡。只有让射频链路、算力链路和机械电气链路同时达标,雷达才能在无人机上稳定输出可用的避障点云。