2. 开关电源基础

开关电源（Switch Mode Power Supply, SMPS）是PDN（Power Distribution Network）设计的核心能量转换环节。在电源完整性仿真中，我们不仅要关注目标阻抗与去耦电容，更要从源头理解开关电源的电气行为——它的拓扑决定了电压转换能力与电流应力，工作模式决定了输出纹波与效率曲线，而关键参数则直接关联到PDN的瞬态响应与EMI特性。本节将系统梳理Buck、Boost、Buck-Boost三种基本拓扑的工程特性，深入剖析CCM与DCM的边界条件与影响，并围绕效率、纹波、瞬态响应三大指标建立仿真与实测的对应关系。

上图展示了开关电源在PDN仿真中的核心工程链路：拓扑选择决定了功率级的基本特性，工作模式影响控制环路与纹波表现，而关键参数则是连接仿真模型与实测验证的桥梁。下面我们逐一展开。

2.1 三种基本拓扑的工程特性与选型

核心原理：电感伏秒平衡与电压转换关系

开关电源的本质是利用电感储能与开关动作实现电压变换。以Buck电路为例，当开关管导通时，输入电压通过电感向负载供电并储能；当开关管关断时，电感续流二极管维持负载电流。稳态下电感伏秒平衡，输出电压满足：

Buck:      Vout = D × Vin
Boost:     Vout = Vin / (1 - D)
Buck-Boost: Vout = -D × Vin / (1 - D)

其中D为占空比。Buck拓扑适用于降压场景（如12V→1.0V CPU核心供电），Boost适用于升压场景（如锂电池3.7V→5V USB供电），Buck-Boost则适用于输入电压可能高于或低于输出电压的场景（如汽车电子12V/24V双电压系统）。

判断方法：根据输入输出范围与功率等级选型

工程选型时，除了电压范围，还需考虑输出电流纹波、输入/输出电容应力以及环路补偿复杂度。Buck电路因输出电感直接串联，输出纹波最小，最适合对PDN噪声敏感的负载。

案例拆解：12V→1.0V/20A CPU核心供电的拓扑选择

某服务器主板CPU核心供电要求12V输入、1.0V输出、最大20A电流，纹波要求<10mV。若采用单级Buck，占空比D=1/12≈8.3%，开关管导通时间极短，电流纹波大，效率难以保证。实际工程中采用多相Buck（4相并联），每相5A，等效开关频率提升4倍，纹波显著降低。PDN仿真时需建立多相耦合电感模型，并考虑各相电流均衡与相位交错对输出阻抗的影响。

常见误区：忽略拓扑对PDN阻抗的影响

初学者常将开关电源视为理想电压源，直接并联去耦电容进行PDN仿真。实际上，开关电源的输出阻抗在开关频率附近呈感性，在环路带宽内呈低阻，带宽外则迅速上升。若拓扑选择不当（如Boost用于大电流降压），输出阻抗峰值可能超过目标阻抗，导致瞬态电压跌落超标。

2.2 工作模式：CCM与DCM的边界与影响

核心原理：电感电流连续与否的判定

根据电感电流是否降为零，开关电源分为连续导通模式（CCM）和断续导通模式（DCM）。临界条件为：

K = 2L / (R × T)  其中 R = Vout/Iout, T = 1/fsw
K > 1-D  → CCM
K < 1-D  → DCM

CCM下电感电流始终大于零，输出纹波小，但二极管反向恢复损耗大；DCM下电感电流归零，二极管自然关断，但纹波电流增大，且控制环路从二阶变为一阶，补偿设计需调整。

判断方法：负载范围与电感选择

1. 确定最小负载电流Iout_min和最大负载电流Iout_max
2. 计算临界电感L_crit = (1-D)·R·T/2
3. 若L > L_crit，则全负载范围工作在CCM；否则轻载进入DCM
4. 工程上常选择L = 1.5~2倍L_crit，兼顾纹波与动态响应

案例拆解：轻载效率优化中的DCM设计

某便携设备待机电流仅10mA，满载1A。若始终工作在CCM，待机时开关损耗和电感损耗占主导，效率可能低于60%。采用PFM（脉冲频率调制）或DCM模式，待机时降低开关频率，效率可提升至85%以上。但DCM下输出纹波增大（约CCM的2~3倍），PDN仿真需在轻载条件下重新评估去耦电容配置。实测数据：CCM待机纹波8mV，DCM待机纹波22mV，仍在目标范围内，但高频噪声分量增加，需增加高频去耦电容。

常见误区：认为CCM总是优于DCM

CCM虽纹波小，但在轻载时效率低；DCM虽纹波大，但轻载效率高。现代电源管理IC常采用CCM/DCM自动切换（如MPS的MPQ系列），PDN仿真需覆盖两种模式下的阻抗特性，尤其关注模式切换点的瞬态扰动。

2.3 关键参数：效率、纹波与瞬态响应

核心原理：三大指标的物理本质

效率η = Pout/Pin，反映能量转换损耗，包括导通损耗（I²R）、开关损耗（V·I·t_sw）、驱动损耗和静态损耗。纹波ΔVout = ΔIL × (ESR + 1/(8·fsw·Cout))，由电感电流纹波和输出电容阻抗决定。瞬态响应指负载突变时输出电压的过冲/下冲与恢复时间，由环路带宽和输出电容储能决定。

判断方法：从规格书到仿真参数的映射

案例拆解：FPGA内核供电的瞬态响应优化

某FPGA设计，内核电压0.85V，最大负载阶跃从5A到25A（上升沿1μs），允许电压跌落<3%（25.5mV）。初始方案采用单相Buck，环路带宽80kHz，输出电容4×47μF MLCC。仿真显示瞬态跌落达38mV，超标。分析：跌落主要由ESR和环路响应延迟引起。优化措施：①增加2×100μF钽电容降低ESR；②将环路带宽提升至150kHz（需重新设计补偿网络）；③采用多相Buck（2相）提高SR。优化后仿真跌落22mV，实测24mV，满足要求。

常见误区：只关注稳态纹波而忽略瞬态

稳态纹波反映的是周期性噪声，而瞬态响应反映的是大信号扰动。许多工程师只关注纹波指标，导致瞬态跌落超标。实际上，PDN设计应同时满足：稳态纹波<目标噪声预算，瞬态跌落<负载容限。两者需统筹考虑输出电容的容量与ESR。

2.4 总结与工程复盘

本节从拓扑、模式、参数三个维度建立了开关电源的PDN仿真基础。拓扑选择决定了功率级的基本特性，工作模式影响控制与纹波，关键参数则是仿真与实测的桥梁。在后续章节中，我们将基于这些基础，深入开关电源的建模方法（平均模型、开关模型）、环路稳定性分析以及PDN阻抗设计。工程实践中，建议先明确负载需求（电压、电流、瞬态斜率），再选择拓扑与模式，最后通过仿真迭代优化参数。