4. GPIO与中断系统

在C2000系列DSP的实时控制应用中，GPIO（通用输入输出）与中断系统是连接芯片内部外设与外部物理世界的“神经末梢”和“紧急通道”。GPIO不仅承担着简单的数字电平输入输出，还通过多路复用（MUX）功能将PWM、QEP、SCI、SPI、ADC触发等关键外设信号引至外部引脚。而中断系统，尤其是基于PIE（外设中断扩展）模块的向量化中断管理，直接决定了系统对实时事件的响应延迟和任务调度的确定性。本章将深入剖析GPIO的配置逻辑、外部中断的触发机制、PIE向量表的映射关系，以及中断优先级与嵌套的工程实现，帮助读者建立从引脚到CPU内核的完整信号通路认知。

上图展示了GPIO与中断系统的整体架构。左侧为GPIO模块的寄存器配置层级，右侧为PIE与CPU中断的响应链路。GPIO通过内部多路复用器将引脚信号路由至外设或CPU中断输入，而PIE模块则负责将多个外设中断源分组映射至CPU的12条中断线。理解这张图的关键在于：GPIO是信号的物理入口，PIE是中断的逻辑枢纽，CPU是最终的执行者。三者之间的配置顺序和应答时序，决定了系统实时性的上限。

4.1 GPIO核心原理与配置流程

C2000的GPIO模块并非简单的I/O端口，其核心设计思想是“引脚功能复用”。每个引脚默认作为通用数字I/O，但通过GPxMUX寄存器可以将其切换至最多8种外设功能（如EPWMxA、EQEPxA、SCI_RX等）。这种设计极大提升了引脚利用率，但也带来了配置复杂度。GPIO的配置流程可归纳为以下四个步骤：

1. 功能选择（GPxMUX）：将引脚配置为GPIO或外设功能。例如，将GPIO0配置为EPWM1A输出，需将GPAMUX1的bit0设置为1。
2. 方向控制（GPxDIR）：若配置为GPIO模式，需设置输入或输出方向。对于外设功能，方向由外设自动控制，但部分外设（如I2C开漏）仍需手动配置。
3. 量化与滤波（GPxCTRL/GPxQSEL）：输入信号可配置输入限定（Input Qualification），用于滤除毛刺。采样窗口可设置为3次或6次采样，采样周期由GPxCTRL寄存器决定。
4. 数据读写（GPxDAT/GPxSET/GPxCLEAR/GPxTOGGLE）：输出时支持原子操作，避免多线程竞争；输入时需注意同步逻辑，建议使用GPxDAT寄存器读取。

在配置GPIO时，一个常见的误区是忽略外设模块的时钟使能。例如，若GPIO被配置为SCI功能，但SCI模块的时钟未使能，引脚将保持高阻态。因此，正确的配置顺序应为：先使能外设时钟（通过PCLKCR0~3寄存器），再配置GPIO复用，最后初始化外设。

4.2 外部中断与PIE向量表深度解析

C2000的外部中断（XINT1~XINT5）是连接GPIO与CPU中断系统的桥梁。每个外部中断源可独立配置触发极性（上升沿、下降沿或双边沿），并可通过GPIO输入限定进行滤波。外部中断的响应路径为：GPIO引脚 → XINT模块（极性/滤波） → PIE模块（分组映射） → CPU中断线。PIE向量表是这一路径的核心数据结构，它位于内存地址0x000D00处，包含12组（每组8个）中断服务程序（ISR）入口地址。

PIE向量表的映射规则如下：

• CPU中断线INT1~INT12对应PIE的12个组（Group1~Group12）。
• 每组包含8个中断源（如Group1的INT1.1~INT1.8），其中INT1.1~INT1.3固定为外部中断XINT1~XINT3。
• 中断使能需两级控制：PIE级（PIEIERx）和CPU级（IER）。只有两级均使能，中断才能被CPU响应。
• 中断应答需两级确认：ISR中必须写PIEACK（清除对应组标志），且CPU自动清除IFR标志。

// PIE向量表重映射示例（将向量表复制到RAM）
extern void PieVectTableInit(void);
#pragma DATA_SECTION(PieVectTable, ".pieVectTable")
const struct PIE_VECT_TABLE PieVectTable = {
    // 初始化所有中断向量指向空函数
    &dummy_isr, &dummy_isr, /* ... */
};
void InitPieVectTable(void) {
    // 将Flash中的向量表复制到RAM
    memcpy(&PieVectTable, &PieVectTableInit, sizeof(PieVectTable));
    // 使能PIE向量表
    PieCtrlRegs.PIECTRL.bit.ENPIE = 1;
}

对于电机控制中的编码器Z信号或数字电源的过流保护信号，通常建议使用外部中断XINT1并配置为上升沿触发。若信号源存在抖动，可在GPIO输入限定中增加滤波，但需注意滤波会增加响应延迟（约3~6个采样周期）。在高速控制场景下，建议使用“异步模式”以获取最快响应，但需在硬件上增加RC滤波。

4.3 中断优先级与嵌套的工程实现

C2000的中断优先级分为硬件优先级和软件优先级两层。硬件优先级由CPU中断线编号决定（INT1最高，INT12最低），而软件优先级通过PIEIERx寄存器的使能位控制。默认情况下，C2000不支持中断嵌套——当CPU响应一个中断时，会自动清除IER寄存器（除当前中断外），并禁用全局中断（INTM=1）。要实现嵌套，需在ISR中手动操作：

1. 在ISR入口处保存当前IER值，并重新使能需要嵌套的高优先级中断。
2. 执行EINT指令（置INTM=0），允许更高优先级中断打断当前ISR。
3. 在ISR退出前，执行DINT指令，恢复IER值，并写PIEACK。

在实现中断嵌套时，一个常见的误区是忘记恢复IER寄存器。若ISR中修改了IER但未恢复，将导致后续中断使能状态异常。建议使用以下模板：

interrupt void CAN_ISR(void) {
    Uint16 oldIER = IER;  // 保存当前IER
    IER = 0x0001;         // 仅使能INT1 (允许OVP嵌套)
    EINT;                 // 开全局中断
    // ... 处理CAN数据 ...
    DINT;                 // 关全局中断
    IER = oldIER;         // 恢复IER
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP9; // 应答
}

4.4 常见误区与总结复盘

在GPIO与中断系统的开发中，以下问题最为常见：

• GPIO配置后无输出：检查GPxMUX是否误设为外设功能，以及GPxDIR方向是否正确。若使用开漏输出，需确认外部上拉电阻。
• 中断触发多次或丢失：多为未清除外设中断标志或PIEACK。对于边沿触发，建议在ISR中先读标志再清除，避免竞争。
• 中断响应延迟过大：检查是否启用了输入限定滤波，以及PIE向量表是否位于RAM（Flash访问有等待周期）。
• 嵌套中断导致系统崩溃：多为栈溢出或IER恢复错误。建议为嵌套中断预留额外栈空间，并严格遵循保存/恢复顺序。

最后，回顾本章的核心要点：GPIO配置需遵循“时钟→复用→方向→滤波”的顺序；外部中断的响应路径涉及GPIO、XINT、PIE三级协同；中断优先级需区分硬件与软件两层，嵌套实现需谨慎操作IER和PIEACK。掌握这些内容，将为后续学习EPWM、ADC等复杂外设的中断应用打下坚实基础。