1. 课程导入

运动控制是工业自动化、机器人、精密仪器和半导体设备的核心技术之一。脉冲输出（Pulse Output）与编码器接口（Encoder Interface）是运动控制系统中连接控制器与执行机构、感知机构的两条关键“神经通路”。FPGA（现场可编程门阵列）凭借其并行处理能力、纳秒级确定性时序和硬件级可重构特性，正在成为高端运动控制卡、伺服驱动器和机器人控制器中不可或缺的核心器件。本章作为整个实战课程的导入，将明确学习目标、梳理课程结构、搭建软硬件环境，并深入剖析FPGA在运动控制中的角色定位，为后续章节的动手实践打下坚实基础。

1.1 学习目标：从“点灯”到“精确控制”的能力跃迁

本课程不是简单的FPGA语法教学，而是聚焦于运动控制领域最核心的两个硬件接口——脉冲输出与编码器采集。完成本课程后，学员将具备以下四层能力：

课程强调“可验证的工程结果”。每个章节都会配套一个可下载的FPGA工程模板，学员可以在自己的开发板上运行并观察实际波形。例如，在脉冲输出章节，你将看到FPGA产生的1MHz精确脉冲驱动步进驱动器；在编码器章节，你将实时读取伺服电机编码器的位置值并显示在数码管或串口上。

1.2 课程结构：六大模块，层层递进

全课程共30章，分为六个递进模块，每个模块解决一个核心工程问题：

• 模块一（第1-5章）：基础与接口原理。涵盖FPGA开发流程、脉冲输出标准（单脉冲/双脉冲/正交）、编码器类型与信号特性。目标是建立“信号级”认知。
• 模块二（第6-12章）：核心逻辑实现。深入Verilog编码，实现脉冲发生器（梯形/S形加减速）、正交解码器（含倍频、计数、Z相锁存）、SSI/BiSS值编码器读取。每章包含仿真与板级验证。
• 模块三（第13-18章）：系统集成与闭环。将脉冲输出与编码器反馈结合，实现位置闭环、速度闭环、原点搜索、限位处理。引入FPGA内部软核（如MicroBlaze）或硬核ARM进行参数交互。
• 模块四（第19-24章）：高级功能与可靠性。多轴同步（硬件同步信号）、电子齿轮、位置比较输出（触发ADC采样或相机拍照）、数字滤波（毛刺消除）、断线检测。
• 模块五（第25-28章）：接口与通信。FPGA与上位机通信（UART/PCIe/EtherCAT从站）、与伺服驱动器的高速接口（脉冲/模拟量/总线）、与编码器的高速接口（BiSS-C时钟频率优化）。
• 模块六（第29-30章）：综合实战与排障。搭建一个三轴运动控制平台，完成从FPGA逻辑到上位机指令的完整调试；总结常见故障（丢步、噪声干扰、编码器跳变）的系统排查方法。

课程结构设计遵循“每章一个可运行工程”的原则。例如第8章“正交解码器设计”会提供完整的Verilog代码、Testbench和约束文件，学员直接运行即可在逻辑分析仪上看到A/B相计数波形。

1.3 所需软硬件环境：低成本起步，高扩展性

考虑到学员的多样性，课程推荐一套“入门级+专业级”双轨环境。入门级使用国产或主流开发板，成本控制在300元以内；专业级则面向工业场景，使用带隔离和差分接口的扩展板。

软件环境方面，课程统一使用Verilog HDL（硬件描述语言），因为它在工业界使用最广泛。所有工程均提供Vivado 2020.1以上版本的约束文件（XDC），并兼容Quartus Prime 20.1。学员需要掌握基本的FPGA开发流程：RTL设计 → 功能仿真 → 综合 → 布局布线 → 时序分析 → 下载调试。课程第2章会详细演示这一流程。

1.4 FPGA在运动控制中的角色：为什么是FPGA？

在运动控制系统中，CPU（如DSP、ARM）负责路径规划、插补运算和上层逻辑，而FPGA则扮演“硬件实时层”的角色。具体而言，FPGA承担以下四类关键任务：

1. 精确脉冲生成： 运动控制的核心是“精确地发出脉冲”。例如，步进电机需要1MHz的脉冲频率，且每个脉冲的周期误差不能超过±10ns。CPU通过定时器虽然也能产生脉冲，但会占用大量中断资源，且多轴同步困难。FPGA使用硬件计数器，可以同时生成8轴、16轴的独立脉冲，且轴间同步误差小于一个时钟周期（如5ns）。
2. 高速编码器解码： 增量式编码器在电机高速旋转时，A/B相频率可达数MHz。FPGA通过硬件正交解码器（QEP）进行4倍频计数，并实时处理Z相零位信号。对于值编码器（如BiSS-C），FPGA可以产生10MHz以上的时钟，并精确控制读写时序，确保数据无错码。
3. 低延迟硬件中断与锁存：
4. 多轴同步与硬件比较输出： 在激光加工或点胶机中，需要在特定位置触发激光或喷阀。FPGA可以实时比较编码器位置与预设值，一旦相等立即输出触发信号，无需CPU干预。这种“位置比较输出”功能是FPGA的独有优势。

为了更直观地理解FPGA的角色，可以将运动控制系统比作一个交响乐团：CPU是指挥家，负责整体节奏和乐谱（路径规划）；FPGA则是乐手，精确地按照乐谱演奏每一个音符（脉冲和采样），并且乐手之间通过硬件信号（如同步线）保持严格一致，不受指挥家反应速度的限制。

1.5 案例拆解：一个典型的“脉冲+编码器”闭环系统

为了将上述概念串联起来，我们拆解一个典型的伺服电机位置控制案例。假设我们要控制一个丝杆滑台，要求定位精度为0.01mm，最大移动速度为100mm/s。

系统组成：

• 上位机（PC或PLC）通过EtherCAT发送目标位置100.00mm。
• 主控CPU（如Zynq的ARM核）解析指令，计算需要发送的脉冲数（假设伺服驱动器电子齿轮比为1:1，电机每转需要10000个脉冲，丝杆导程为10mm，则100mm需要100000个脉冲）。
• FPGA接收CPU下发的“目标脉冲数”和“运动方向”信号，启动硬件脉冲发生器，以S形加减速曲线输出脉冲。脉冲频率从0Hz逐渐升至最高200kHz，再逐渐降至0Hz。
• 伺服驱动器接收PULSE/DIR信号，驱动电机旋转。电机尾部安装2500线增量式编码器，经驱动器内部4倍频后，反馈信号为10000线/转。
• 编码器A/B/Z信号通过差分线缆传回FPGA的编码器接口。FPGA的QEP模块进行4倍频计数，得到实际位置值（单位：脉冲数）。
• FPGA将实际位置值通过AXI-Lite总线回传给CPU。CPU比较目标位置与实际位置，若存在偏差（如因负载扰动导致丢步），则通过PID算法修正脉冲输出。

关键参数与调试过程：