2. 伺服系统基础
工业伺服系统是一个典型的闭环机电控制系统，其核心任务是对机械运动的位置、速度和力矩进行精确、快速且稳定的控制。要理解伺服驱动器硬件电路设计，首先必须透彻理解被控对象（伺服电机）、感知元件（编码器）以及控制核心（伺服驱动器）三者的基本构成与工作原理。本章将围绕这三部分展开，为后续的功率驱动、电流采样、控制电路及接口设计打下坚实的物理与系统基础。
2.1 伺服电机类型与选型基础
伺服电机是执行机构，其类型直接决定了驱动器的功率拓扑、控制算法和反馈接口设计。工业现场最常用的三类伺服电机为永磁同步电机（PMSM）、直流无刷电机（BLDC）和异步电机（IM）。三者在转子结构、控制方式和应用场景上有显著差异。
2.1.1 核心原理与结构差异
永磁同步电机（PMSM）：转子采用高性能钕铁硼永磁体，定子为三相绕组。运行时转子转速与定子旋转磁场转速严格同步（n = 60f/p）。其反电动势为正弦波，需要采用正弦波电流驱动（FOC矢量控制）以产生恒定转矩。PMSM具有高功率密度、高效率、低惯量和快速响应的优点，是当前工业伺服的主流选择。
直流无刷电机（BLDC）：结构与PMSM类似，但转子磁钢设计使反电动势呈梯形波。BLDC通常采用六步换相法（方波驱动），控制简单，成本较低，但转矩脉动较大。在部分对噪声和低速平稳性要求不高的场合（如简易自动化设备）仍有应用。
异步电机（IM）：转子为鼠笼式铝/铜导条，依靠电磁感应产生转矩。其结构坚固、成本低、可靠性高，但效率和功率密度低于PMSM。异步电机需要复杂的磁场定向控制（FOC）且参数辨识困难，在高端伺服中较少使用，但在大功率（>15kW）或极端环境场合仍有优势。
| 对比维度 | 永磁同步（PMSM） | 直流无刷（BLDC） | 异步（IM） |
|---|---|---|---|
| 反电动势波形 | 正弦波 | 梯形波 | 正弦波（感应） |
| 驱动方式 | FOC正弦驱动 | 六步方波换相 | FOC/直接转矩 |
| 转矩脉动 | 小 | 较大 | 中等 |
| 功率密度 | 高 | 中 | 低 |
| 转子惯量 | 低 | 低 | 高 |
| 成本 | 高 | 低 | 中 |
| 典型应用 | CNC、机器人、半导体 | 简易自动化、风机 | 大功率主轴、牵引 |
2.1.2 判断方法与操作流程
在硬件设计前，工程师需要根据电机类型确定驱动器硬件架构：
- 确认电机反电动势波形：用示波器测量电机任意两相间反电动势（电机空载，用另一电机拖动旋转）。正弦波→PMSM；梯形波→BLDC。
- 确认编码器类型：增量式（A/B/Z）或式（BiSS/EnDat/多摩川）。式编码器需要驱动器提供多圈计数电路和协议解析。
- 确认电机极对数与额定参数：极对数影响FOC中的电角度计算；额定电流决定功率模块选型（IPM/IGBT）和采样电阻的阻值与功率。
- 确认电机电感/电阻：用于估算电气时间常数，决定电流环PI参数初始值。
2.1.3 案例拆解：PMSM与BLDC驱动硬件差异
某自动化设备厂商需要设计两款伺服驱动器，分别驱动400W的PMSM和400W的BLDC电机。两款电机的额定电压均为48V，额定电流10A。
硬件设计差异分析：
- 电流采样：PMSM需要至少两相电流采样（FOC需要三相电流重构），采样精度要求高（12bit ADC以上），采样率需达到20kHz以上。BLDC仅需母线电流采样即可实现六步换相，硬件成本显著降低。
- PWM生成：PMSM需要三相互补PWM（带死区），载波频率通常为10-20kHz，且需要中心对齐模式以降低电流纹波。BLDC同样需要三相互补PWM，但对载波频率要求较低（8-16kHz）。
- 编码器接口：PMSM必须配备高分辨率编码器（17bit以上式或2500线增量式），而BLDC仅需霍尔传感器（60°/120°换相信号）即可工作。
- 控制算法：PMSM需要DSP/FPGA运行FOC算法（Clarke/Park变换、SVPWM），而BLDC仅需简单的换相逻辑表。
结果对比：PMSM方案硬件成本高约30%，但定位精度提升5倍以上，低速转矩脉动降低80%。最终该厂商根据客户需求，将PMSM方案用于高精度贴片机，BLDC方案用于普通传送带。
2.2 编码器反馈原理与接口设计
编码器是伺服系统的“眼睛”，其性能直接决定了位置控制精度和速度环的带宽。编码器分为增量式和式两大类，每类又有光电、磁电等不同实现方式。
2.2.1 核心原理
增量式编码器：输出A、B两路正交方波信号（相位差90°），以及Z脉冲（每转一个）。通过计数A/B脉冲个数和相位关系，可得到相对位置和方向。其优点是结构简单、成本低；缺点是断电后丢失位置信息，且抗干扰能力较弱。
式编码器：每个位置对应唯一的二进制码（如单圈17bit=131072线），通过串行协议（BiSS-C、EnDat、SSI）或并行总线输出。断电后位置信息不丢失，且无需回零操作。多圈式编码器（如12bit多圈）通过齿轮或磁学原理记录圈数，适用于大行程设备。
光电与磁电编码器：光电式精度高（可达23bit），但对污染和振动敏感；磁电式（磁阻/霍尔）抗污染能力强，但精度较低（通常≤17bit）。
2.2.2 编码器接口硬件设计要点
驱动器硬件电路必须针对不同编码器类型设计对应接口：
- 差分信号接收：增量式编码器输出RS-422差分信号（A+/A-、B+/B-、Z+/Z-），驱动器端需使用差分接收器（如AM26LS32）将差分信号转换为单端TTL信号，以提高共模抑制比。
- 正交解码与倍频：FPGA或DSP的QEP模块对A/B信号进行4倍频解码（检测上升沿和下降沿），将2500线编码器变为10000脉冲/转的分辨率。
- 式协议解析：BiSS-C和EnDat均为同步串行协议，需要驱动器提供时钟信号（CLK）并接收数据（DATA）。硬件上需使用RS-485收发器（如SN65HVD78）实现差分通信，时钟频率通常为1-10MHz。
- 断线检测：编码器接口需具备断线检测功能。对于增量式，可通过监控A/B/Z信号是否长时间无跳变来判断；对于式，可通过CRC校验错误或通信超时判断。
| 编码器类型 | 接口信号 | 驱动器硬件 | 分辨率 | 典型应用 |
|---|---|---|---|---|
| 增量式光电 | A/B/Z差分 | 差分接收+QEP解码 | 1000-5000线 | 通用伺服 |
| 式单圈 | BiSS-C/EnDat | RS-485收发+协议IP | 17-23bit | 高精度定位 |
| 式多圈 | BiSS-C/EnDat | RS-485收发+多圈计数 | 单圈17bit+多圈12bit | 机器人关节 |
| 磁电式 | Sin/Cos模拟 | ADC采样+插值 | 12-16bit | 恶劣环境 |
2.2.3 案例拆解：编码器断线故障排查
场景：某CNC机床使用增量式编码器（2500线），运行中偶发“位置漂移”报警，导致加工件报废。
初始现象：报警频率约每周1-2次，无固定规律。重新上电后故障消失，但运行数小时后再次出现。
分析过程：
- 使用示波器同时监测A、B、Z信号，发现Z脉冲在故障发生前出现毛刺（窄脉冲）。
- 检查编码器线缆屏蔽层，发现屏蔽层在电机侧未可靠接地。
- 测量编码器供电电压（5V），在电机加速时电压跌落至4.2V，低于编码器最低工作电压4.5V。
根因：电机动力线与编码器线缆平行走线，动力线PWM高频谐波通过寄生电容耦合到编码器信号线，导致Z信号毛刺。同时，编码器供电线径过细，加速时压降过大。
解决措施：
- 将编码器线缆改为双屏蔽（铝箔+编织网），屏蔽层在驱动器端单点接地。
- 编码器供电线加粗至0.5mm²，并在驱动器端增加LC滤波（10μH+100μF）。
- 在FPGA中增加Z信号数字滤波（连续3个采样周期有效才确认）。
结果：改造后连续运行3个月无报警，位置精度恢复至±0.005mm。
2.3 伺服驱动器基本组成与工作原理
伺服驱动器是伺服系统的“大脑”和“肌肉”，其硬件架构围绕“电流环-速度环-位置环”三闭环控制展开。一个典型的伺服驱动器硬件包含以下功能模块：控制电源、功率驱动、电流采样、编码器接口、数字控制核心（DSP/FPGA）、通信接口和保护电路。
2.3.1 核心原理与硬件架构
伺服驱动器的工作原理可概括为：位置指令 → 位置环调节 → 速度指令 → 速度环调节 → 电流指令 → 电流环调节 → PWM输出 → 电机转动 → 编码器反馈 → 闭环修正。其中，电流环是内环，带宽最高（通常1-2kHz）；速度环居中（带宽100-500Hz）；位置环最外（带宽10-50Hz）。
从硬件电路角度看，各模块功能如下：
- 控制电源：通常采用开关电源（反激或LLC），将外部直流母线电压（如310V DC）转换为多路隔离/非隔离电源：+5V（数字逻辑）、+15V/-15V（运放供电）、+3.3V（DSP/FPGA I/O）、+1.2V（FPGA内核）。
- 功率驱动：由IPM（智能功率模块）或IGBT+驱动芯片组成。IPM内部集成了驱动电路、保护电路（过流、短路、欠压）和自举电路，大大简化了硬件设计。PWM信号经隔离（光耦或磁隔离）后驱动IPM。
- 电流采样：通常使用低阻值采样电阻（如10mΩ/3W）串联在逆变器下桥臂，通过差分放大器（如INA240）放大后送入ADC。也可使用霍尔电流传感器（如ACS712）实现隔离采样。
- 编码器接口：如前所述，根据编码器类型设计差分接收或协议解析电路。
- 数字控制核心：主流方案为DSP（如TI C2000系列）+FPGA（如Xilinx Spartan-7）。DSP负责FOC算法、速度/位置环计算；FPGA负责编码器解码、PWM死区生成、故障保护逻辑。
- 通信接口：包括EtherCAT（从站控制器ESC）、CANopen、RS-485/RS-232、脉冲/方向接口（光耦隔离）。
2.3.2 硬件设计流程与关键参数
设计一个伺服驱动器硬件，需遵循以下流程：
- 需求分析：确定额定功率、峰值电流、母线电压、控制精度、通信协议。
- 功率模块选型：根据峰值电流（通常为额定电流的3倍）选择IPM/IGBT的额定电流（留1.5-2倍裕量）。例如，额定10A的驱动器，峰值30A，应选择50A的IPM。
- 电流采样设计：计算采样电阻阻值（R = Vmax / Imax，Vmax为ADC满量程，如3.3V，Imax为峰值电流30A，则R=0.11Ω，取0.1Ω）。注意电阻功率（P = I²R = 30²×0.1 = 90W，需使用多个并联或选用大功率电阻）。
- 控制核心选型：根据算法复杂度选择DSP型号。FOC需要至少2路ADC（同步采样）、3路PWM（互补输出）、1路QEP接口。
- 保护电路设计：硬件比较器（如LM393）监测母线电压、相电流、模块温度，一旦超限立即封锁PWM输出（硬件级保护，不依赖软件）。
| 模块 | 关键器件 | 典型参数 | 设计要点 |
|---|---|---|---|
| 控制电源 | 反激式开关电源 | 输入310V DC，输出5V/3A、15V/1A | 隔离耐压>2kV，纹波<50mV |
| 功率驱动 | IPM（如三菱PS22A79） | 600V/20A | 自举电容0.1μF+10μF并联 |
| 电流采样 | INA240A3 | 增益20V/V，带宽1MHz | 差分走线，开尔文连接 |
| 编码器接口 | AM26LS32 + FPGA | 差分接收，4倍频 | 终端电阻120Ω |
| 控制核心 | TMS320F28379D | 200MHz，双核 | JTAG调试接口预留 |
| 通信 | EtherCAT ESC（LAN9252） | 100Mbps | 变压器隔离，ESD保护 |
2.3.3 案例拆解：伺服驱动器上电烧毁IPM的故障分析
背景：某团队设计了一款220V/750W伺服驱动器，在首次上电测试时，IPM模块瞬间烧毁，表现为U相上桥臂短路。
初始现象：上电后无任何预兆，IPM外壳炸裂，母线保险丝熔断。
分析过程：
- 检查控制电源：+15V和+5V输出正常，但发现+15V电源在IPM上电瞬间有约200ms的跌落（从15V降至10V）。
- 检查PWM信号：使用示波器测量DSP输出的PWM波形，发现上电初始化阶段，FPGA尚未完成配置，PWM引脚处于高阻态，导致IPM上桥臂驱动信号悬空。
- 检查IPM驱动电路：IPM内部驱动芯片的电源（VCC）由外部+15V提供，当+15V跌落时，IPM内部驱动逻辑紊乱，可能导致上下桥臂同时导通（直通短路）。
根因：系统上电时序错误。控制电源（+15V）尚未稳定时，FPGA配置未完成，PWM输出处于不确定状态，而IPM的VCC已经达到工作阈值，导致IPM内部逻辑误动作，上下桥臂直通。
解决措施：
- 增加电源监控芯片（如TPS3808），监测+15V电压，低于13V时输出复位信号，强制FPGA的PWM输出为低电平。
- 在FPGA配置完成前，将PWM输出引脚使能为下拉模式（硬件上拉10kΩ电阻到GND）。
- 增加IPM故障输出（FO）信号监测，一旦IPM报错，立即封锁所有PWM。
结果：改进后重新上电，驱动器正常工作，连续运行100小时无故障。
2.3.4 常见误区与总结
- 误区1：认为电流采样电阻越小越好。实际上，过小的采样电阻会导致信号幅度过小，信噪比下降。应综合考虑ADC分辨率、运放增益和功耗。
- 误区2：忽略编码器线缆的屏蔽和接地。编码器信号属于高频小信号，极易受动力线干扰，必须采用双屏蔽线缆并单端接地。
- 误区3：将IPM的故障输出（FO）仅连接到DSP的GPIO，而未使用硬件逻辑直接封锁PWM。软件响应时间通常在μs级，而IPM短路保护要求在2μs内动作，必须使用硬件比较器或FPGA逻辑实现快速封锁。
- 误区4：忽视母线电容的放电电阻。驱动器断电后，母线电容可能存有数百伏电压，若无放电电阻，维修人员有触电风险。应在母线两端并联泄放电阻（如100kΩ/2W），并在放电回路中串联LED指示。