2、总线基础：I2C协议原理、时序、地址、读写操作与常见术语

I2C（Inter-Integrated Circuit）总线由Philips（现NXP）于1982年推出，是一种两线制、半双工、多主多从的串行通信协议。在嵌入式系统中，I2C几乎无处不在：传感器（温度、湿度、气压）、EEPROM、RTC、ADC/DAC、电源管理芯片、触摸控制器等均通过I2C与主控MCU或SoC连接。理解I2C的物理层特性、时序要求、地址机制与读写流程，是后续进行设备驱动开发、总线调试和故障排查的基石。本章将从工程实战视角，系统拆解I2C协议的核心原理与操作细节。

上图展示了I2C总线最典型的硬件拓扑：一个主控制器（Master）通过两根线——SCL（串行时钟线）和SDA（串行数据线）——挂载多个从设备（Slave）。所有设备以“线与”方式连接，总线空闲时SCL和SDA均被上拉电阻拉至高电平。任何设备要发起通信，必须主动将SDA拉低，从而产生起始条件。这种共享总线架构决定了I2C协议的所有时序规则和地址仲裁机制。

2.1 I2C物理层与电气特性

核心原理：I2C采用开漏（Open-Drain）输出结构，设备只能主动拉低电平，释放总线时依靠外部上拉电阻恢复高电平。这种设计允许多个设备安全共享同一总线，不会出现推挽输出时的电平冲突。上拉电阻的取值直接影响通信速率和信号完整性：阻值过小会导致灌电流过大、功耗增加；阻值过大会使信号上升沿变缓，限制最高通信频率。

工程判断方法：在PCB设计阶段，应根据总线上挂载的设备数量、走线长度和实际通信速率计算总线上拉电阻。经验公式为：R_pullup = t_rise / (0.8473 × C_bus)，其中t_rise需满足协议要求（快速模式最大300ns）。若总线过长或设备过多，可考虑使用I2C总线缓冲器（如PCA9517）或电平转换芯片（如TXS0102）进行隔离。

2.2 I2C时序协议详解

核心时序单元：I2C通信由四个基本信号序列构成——起始条件（START）、停止条件（STOP）、数据位传输和应答位（ACK/NACK）。起始条件定义为SCL保持高电平时，SDA产生一个下降沿；停止条件则为SCL高电平时，SDA产生一个上升沿。数据位在SCL高电平期间必须保持稳定，仅在SCL低电平期间允许SDA变化。

// 起始条件时序（以GPIO模拟I2C为例）
void i2c_start(void) {
    SDA_HIGH();
    SCL_HIGH();
    delay_us(5);          // tSU:STA ≥ 0.6μs
    SDA_LOW();            // SDA下降沿
    delay_us(5);          // tHD:STA ≥ 0.6μs
    SCL_LOW();            // 拉低SCL准备传输数据
}

字节传输与应答：每个字节（8位）传输时，MSB（最高位）先发送。第9个时钟周期为应答位：发送方释放SDA，接收方若正确收到数据则拉低SDA表示ACK，否则保持高电平表示NACK。主机作为接收方时，在收到最后一个字节后发送NACK以通知从机停止发送。

2.3 地址机制与读写操作

7位地址与10位地址：标准I2C使用7位从机地址，可挂载最多112个设备（保留16个地址）。地址字节由7位地址加1位读写标志组成：最低位为0表示写操作，为1表示读操作。例如，某温度传感器7位地址为0x48，则写地址为0x90（0x48<<1|0），读地址为0x91（0x48<<1|1）。10位地址用于扩展，首字节前5位固定为11110，后跟两位地址高位。

写操作流程：主机发送START → 发送从机写地址 → 等待ACK → 发送寄存器地址 → 等待ACK → 发送数据字节 → 等待ACK → 重复发送数据或发送STOP。读操作则需先写寄存器地址，再发送重复起始条件（Repeated START），然后发送从机读地址，最后读取数据。

2.4 常见术语与总线仲裁

核心术语速查：理解I2C协议需要掌握以下高频术语：SCL（Serial Clock Line，串行时钟线）、SDA（Serial Data Line，串行数据线）、START/STOP条件、ACK/NACK应答、Repeated START（重复起始条件）、时钟拉伸（Clock Stretching）、总线仲裁（Arbitration）、多主模式（Multi-Master）。其中时钟拉伸是从机的一种流控机制：从机在需要处理数据时，会拉低SCL迫使主机等待，直到从机准备好继续通信。

总线仲裁机制：当多个主机同时尝试发起通信时，I2C通过SDA线的线与特性进行仲裁。每个主机在发送数据位的同时监测SDA电平，若发现发送1但SDA被其他设备拉低为0，则自动退出竞争。仲裁过程在字节级甚至位级进行，不会破坏已传输的数据。

2.5 驱动开发中的时序验证方法

验证流程：在编写I2C设备驱动前，应使用逻辑分析仪或示波器抓取参考波形。具体步骤为：①使用i2cdetect工具扫描总线，确认从机地址；②使用i2cget/i2cset命令进行单字节读写测试；③抓取波形，核对起始条件、地址字节、数据字节和停止条件的时间参数；④验证ACK/NACK行为是否符合预期。

# Linux环境下I2C调试命令
i2cdetect -y 1              # 扫描总线1上的设备
i2cget -y 1 0x48 0x00       # 读取地址0x48设备寄存器0x00
i2cset -y 1 0x48 0x01 0x3F  # 向地址0x48设备寄存器0x01写入0x3F
i2cdump -y 1 0x48           # 导出设备全部寄存器值

常见误区与总结：①忽视上拉电阻选型，导致高速模式通信失败；②未处理时钟拉伸，在从机忙时直接超时退出；③读写操作混淆，读操作忘记先写寄存器地址；④多主系统中未处理总线仲裁冲突；⑤忽略I2C总线电容限制，挂载过多设备导致信号边沿退化。掌握I2C协议的关键在于理解其“线与”逻辑和时序约束，建议在驱动开发前先用逻辑分析仪熟悉正常波形，再针对异常波形进行排查。