《射频PCB布局布线规范》
第4章 50欧姆阻抗设计
第4章 · 50欧姆阻抗设计
做射频的，谁没跟50欧姆打过交道？从仪器到天线，从芯片到连接器，几乎整个行业都默认了这个值。但你真的想过——为什么偏偏是50欧姆？ 这一章咱们就把它聊透，再手把手算微带线和带状线的线宽。我做了十几年射频板，踩过不少坑，有些经验今天一并倒给你。
4.1 为什么是50欧姆？
其实50Ω不是拍脑袋定的。上世纪30年代，贝尔实验室和早期雷达系统在选同轴电缆时，发现了一个有意思的平衡点：最小损耗阻抗大约在77Ω，最大功率容量阻抗大约在30Ω。你想想看，如果取几何平均，差不多就是√(30×77) ≈ 48Ω。嗯，四舍五入就成了50Ω。
我个人习惯把这个故事讲给新同事听——50Ω不是真理，是工程妥协的结晶。后来整个射频生态都围绕它建立：SMA连接器、频谱仪、PA匹配……你几乎躲不开它。我在项目中遇到过客户非要改用75Ω，结果滤波器、天线都得定制，成本翻倍还不一定好买。所以除非有特殊理由（比如视频传输），否则老老实实跟着50Ω走。
4.2 50Ω微带线线宽计算
微带线是射频PCB最常用的传输线形式。计算线宽时，我一般用经验公式快速估算，再用仿真工具微调。下面给出一组基于FR4（εr≈4.5，铜厚1oz，介质高度H=0.2mm）的典型值。
| 介质高度 H (mm) | 铜厚 (oz) | 介电常数 εr | 50Ω线宽 W (mm) | 备注 |
|---|---|---|---|---|
| 0.2 | 1 | 4.5 | 0.35 | 常用4层板内层参考 |
| 0.254 | 1 | 4.5 | 0.45 | 稍厚介质，线宽更宽 |
| 0.3 | 1 | 4.5 | 0.55 | 常规表层微带 |
| 0.2 | 0.5 | 4.5 | 0.38 | 半盎司铜，线宽略增 |
计算公式（近似，适用于W/H在0.5~2之间）：
Z0 ≈ (87 / √(εr+1.41)) * ln(5.98*H / (0.8*W + t))其中 t 为铜厚。实际我更喜欢用工具——比如Polar SI9000或ADS LineCalc。但公式能帮你快速判断趋势：介质越厚，线越宽；εr越大，线越窄。
4.3 50Ω带状线设计
带状线埋在两层参考平面之间，屏蔽好，串扰小。但加工精度要求更高。我一般在内层走长距离射频信号时用带状线，比如从收发信机到天线端口。
对称带状线阻抗公式（近似）：
Z0 ≈ (60 / √εr) * ln(4*B / (0.67*π*W))其中 B 是上下参考平面间距，W 是线宽。注意这里假设铜厚很薄，且线宽远小于B。
| 总介质厚度 B (mm) | 介电常数 εr | 铜厚 (oz) | 50Ω线宽 W (mm) |
|---|---|---|---|
| 0.4 | 4.5 | 1 | 0.22 |
| 0.5 | 4.5 | 1 | 0.30 |
| 0.6 | 4.5 | 1 | 0.38 |
带状线有个麻烦：阻抗对介质厚度公差极其敏感。我记得有一次，板厂反馈内层压合后总厚度偏薄0.03mm，结果50Ω线变成了46Ω。所以设计时我习惯留出±5%的阻抗容差，并且要求板厂提供阻抗测试条。
4.4 设计避坑与个人习惯
- 线宽不是越宽越好：宽线虽然损耗小，但容易激发高次模。50Ω附近是个好平衡点。
- 参考平面要连续：微带线下面一层必须是完整地平面，带状线上下都要完整。
- 阻焊层会影响阻抗：表层微带线覆盖阻焊后，阻抗会降低1~3Ω。我一般仿真时就把阻焊层加上。
- 转角处做圆弧或切角：直角会引起反射，尤其5GHz以上。45°斜角或圆弧过渡更稳妥。
嗯，最后说个我自己的习惯：每次画完射频走线，我都会用3D电磁仿真扫一遍阻抗，哪怕只是快速2.5D工具。因为板厂给的介电常数和实际来料总有偏差，仿真能提前暴露风险。你想想看，一块样板几千块，多花半小时仿真，值不值？