第三章 PCB Layout实战：射频走线阻抗控制、地平面完整性、隔离与屏蔽、去耦电容布局
UWB模组能不能发挥出芯片手册上标的那点性能，说实话，一半看原理图，另一半全看PCB Layout。我见过太多方案，芯片选型没问题，天线也挑得不错，结果一测EVM（误差矢量幅度）就是过不去，最后查出来都是Layout上埋的雷。
这一章，咱们就把UWB射频Layout的几个硬骨头啃下来。我不跟你讲虚的，全是实战里摔出来的经验。
核心原则：UWB是宽带信号，带宽500MHz甚至更高。这意味着它的谐波、杂散和反射特性跟窄带射频完全不同。你拿2.4G WiFi那套Layout经验直接套，大概率要翻车。
3.1 射频走线阻抗控制——50Ω不是玄学
UWB模组的天线端口，几乎清一色都是50Ω。走线阻抗一旦偏了，反射就来了，能量就回灌到PA（功率放大器）里了。轻则灵敏度掉3dB，重则PA烧掉。
我个人习惯，在Layout之前先跟板厂确认好叠层结构。别等板子打回来再测阻抗，那时候哭都来不及。
3.1.1 微带线 vs 共面波导
UWB射频走线，主流就两种结构：
| 结构类型 | 适用场景 | 我的建议 |
|---|---|---|
| 微带线（Microstrip） | 顶层走线，参考层为第二层GND | 简单，但容易受旁边走线串扰 |
| 共面波导（CPW） | 顶层走线，两侧有地铜皮 | 隔离好，我优先选这个 |
我在一个定位基站项目里，一开始用的微带线，结果UWB信号跟旁边的SPI时钟线串上了，测距抖动直接翻倍。后来改成共面波导，两侧加地孔墙，问题才解决。
3.1.2 阻抗计算工具与参数
别凭感觉画线宽。用工具算一下，心里才有底。
- 工具推荐：Polar SI9000、AppCAD（老但够用）、或者各EDA自带的阻抗计算器
- 关键参数：介电常数（Er）、介质厚度（H）、铜厚（T）、阻焊厚度
举个例子，四层板常用叠层（Top-GND-Power-Bottom），Top到GND层间距0.2mm，FR4的Er约4.2，1oz铜厚，50Ω微带线宽大概在0.35mm左右。但每家板厂的树脂体系和压合工艺不一样，一定要让板厂提供叠层参数，你再反算线宽。
小技巧：算出来的线宽，我习惯取整到0.05mm的倍数。比如0.33mm就取0.35mm。板厂蚀刻有公差，取整后他们更好控制。
3.1.3 走线拐角与过孔
射频走线最忌讳直角。信号在直角处会发生阻抗突变，产生反射。
- 拐角：用45°斜角或圆弧。圆弧更好，但占用空间大。45°斜角是性价比之选。
- 过孔：能不过孔就不过孔。实在要换层，至少打两个过孔并联，减小寄生电感。过孔周围要加GND回流孔。
我曾经在一个产品里，为了走线方便，在UWB射频路径上塞了一个过孔。结果测TDR（时域反射计），那个过孔处阻抗直接掉到42Ω。后来改成两个过孔并联，阻抗才回到48Ω左右，勉强能接受。
3.2 地平面完整性——射频信号的“高速公路”
地平面不完整，射频信号的回流路径就被迫绕路。绕路就产生环路，环路就变成天线，往外辐射干扰，也容易被外部干扰。
说白了，地平面就是射频信号的“高速公路”。高速公路上不能有坑。
3.2.1 完整地平面的三个要求
- 射频区域下方不能有分割：UWB模组、天线匹配电路、天线馈点正下方的参考地平面，必须是完整的一块铜皮。不能有电源分割、信号层走线穿过。
- 地孔密集：射频走线两侧，每隔2-3mm打一个地孔，把顶层地和第二层地缝合起来。这叫“地孔墙”，能有效抑制表面波和腔体谐振。
- 回流路径最短：射频走线正下方就是地平面，信号的回流电流会沿着走线正下方的路径走。如果地平面被挖断，回流电流就得绕大圈。
避坑指南：我曾经在一个四层板设计里，为了给电源走线腾空间，把UWB模组正下方的第二层地平面挖掉了一块。结果测出来的频谱全是毛刺，灵敏度掉了8dB。后来重新改板，把地平面补回来，所有问题消失。记住：射频区域的地平面，一寸都不能让。
3.2.2 跨分割走线的后果
如果射频走线不得不跨过地平面分割（比如跨过电源分割槽），会发生什么？
- 阻抗突变：走线参考的地平面变了，特征阻抗瞬间变化。
- 共模辐射：回流电流被迫走边缘，形成大的电流环路，向外辐射。
- 信号质量恶化：EVM变差，测距精度下降。
所以，Layout分区是关键。把射频区、数字区、电源区在物理上分开，各自有完整的地平面，然后用“地桥”或“地缝”连接。
3.3 隔离与屏蔽——别让UWB变成“全频段干扰器”
UWB虽然功率低（-41.3dBm/MHz），但它的频段覆盖3.1-10.6GHz，跟WiFi、蓝牙、4G/5G的部分频段挨得很近。隔离做不好，互相干扰是必然的。
3.3.1 物理隔离：距离和布局
最有效的隔离手段，就是拉开距离。
- UWB天线与其它天线：至少保持20mm以上的距离。如果空间允许，30mm更好。
- UWB模组与高速数字信号：DDR、USB、SDIO这些高速接口，尽量远离UWB射频部分。如果必须靠近，中间加地铜皮隔离。
- 电源走线：UWB的供电走线，不要跟数字电源走线共用一段路径。用磁珠或LC滤波器隔离。
3.3.2 屏蔽罩的使用
如果板子空间实在紧张，或者EMC测试过不去，上屏蔽罩是最后的手段。
| 屏蔽罩类型 | 优点 | 缺点 |
|---|---|---|
| 一体式屏蔽罩 | 屏蔽效果好，成本低 | 维修困难，散热差 |
| 分体式屏蔽罩（可拆卸） | 方便调试和维修 | 接触阻抗可能不稳定 |
| 屏蔽框+屏蔽盖 | 兼顾屏蔽和可维修性 | 成本较高 |
我个人建议，屏蔽罩四周要跟地平面充分接触。焊接式的屏蔽罩，焊盘上要打密集的地孔。可拆卸式的，弹片要压紧，不能有缝隙。
一个细节：屏蔽罩内部如果有空腔，可能会形成谐振腔，在某些频点反而会放大干扰。所以屏蔽罩内部最好加吸波材料，或者把屏蔽罩高度压低，让谐振频率跑到UWB工作频段之外。
3.4 去耦电容布局——供电的“蓄水池”
UWB模组在发射脉冲时，瞬间电流很大（几百mA级别），而且上升沿极陡。如果电源去耦没做好，电压会瞬间跌落，导致PA工作不正常，发射频谱变形。
去耦电容，就是给这些瞬间电流需求提供就近的“蓄水池”。
3.4.1 电容的选型与组合
不同容值的电容，自谐振频率不同。要覆盖UWB的宽带噪声，需要组合使用。
| 电容容值 | 封装 | 主要作用 | 放置位置 |
|---|---|---|---|
| 10µF ~ 100µF | 0805/1206 | 低频去耦，储能 | 模组电源入口 |
| 0.1µF ~ 1µF | 0402/0603 | 中频去耦 | 靠近模组电源引脚 |
| 10pF ~ 100pF | 0201/0402 | 高频去耦 | 紧贴模组电源引脚 |
3.4.2 布局的黄金法则
电容放得越近，效果越好。这不是废话，是硬道理。
- 高频小电容（10pF-100pF）：必须紧贴UWB模组的电源引脚，走线越短越好，最好用0.3mm以内的宽走线直接连到引脚和地平面。
- 中频电容（0.1µF-1µF）：放在高频电容外侧，可以稍微远一点，但不要超过2mm。
- 大电容（10µF以上）：放在模组附近即可，不需要紧贴。
避坑指南：我见过有人把去耦电容放在模组的背面，通过过孔连接。这样做的寄生电感很大，高频去耦效果几乎为零。记住：高频去耦电容必须放在同一层，紧贴引脚，不要打过孔。
3.4.3 地回路与过孔
电容的接地端，必须通过最短路径连接到地平面。如果电容的地端打过孔到地，那过孔要尽量靠近电容的GND焊盘，而且过孔直径不要太小（0.3mm以上），否则寄生电感太大。
我习惯在电容的GND焊盘旁边直接打一个地孔，然后用一小段走线把焊盘和地孔连起来。走线长度不要超过0.5mm。
3.5 本章知识体系
下面这张图，把本章四个核心知识点的关系串起来了。你可以把它当作Layout时的检查清单。
嗯，这一章的内容就到这里。PCB Layout是个细致活，尤其是UWB这种宽带射频，容不得半点马虎。你只要把阻抗控制、地平面、隔离屏蔽、去耦电容这四个点都做到位，模组的性能至少能发挥出九成以上。剩下的，就是天线匹配和软件联调的事了。