第二章硬件选型与原理图设计：天线选型、射频前端匹配、电源纹波与晶振

UWB 模组联调，硬件是根基。很多朋友软件调得飞起，结果测距就是飘，一查发现是天线没选对，或者电源纹波把信号淹了。这一章，我把自己在几个量产项目里踩过的坑、总结的经验，掰开了跟你聊聊。

核心观点：UWB 的硬件设计，本质是在「信号质量」和「成本/面积」之间找平衡。天线、匹配、电源、时钟，这四个点只要有一个拉胯，整机性能就上不去。

天线是 UWB 系统的「嘴巴」和「耳朵」。很多人选天线只看峰值增益，这是个误区。UWB 是宽带信号，天线在 6.5GHz 和 8.0GHz 的增益可能差 3dB 以上。我建议你重点关注两个指标：辐射效率和群延迟波动。

辐射效率 > 60%：低于这个值，天线就是个发热器。我在一个项目中用过一款陶瓷天线，标称增益 2dBi，但效率只有 40%，实际通信距离直接腰斩。
群延迟波动 < 1ns：UWB 靠脉冲飞行时间测距，群延迟波动大会导致测距误差。我见过某款 PCB 天线，群延迟在频带内跳了 2ns，测距结果像心电图一样乱跳。

常见的天线类型对比如下：

天线类型	辐射效率	群延迟波动	成本	适用场景
PCB 偶极子	50% - 70%	< 1.5ns	低	消费级、小批量
陶瓷贴片	40% - 60%	< 2.0ns	中	空间受限产品
金属 PIFA	60% - 80%	< 0.8ns	高	工业级、车载
外置鞭状	70% - 90%	< 0.5ns	高	基站、测试设备

我的习惯：原理图阶段就预留天线匹配的 π 型网络（串联电容+并联电感+串联电容）。这样板子回来后，可以用网络分析仪现场调谐，把天线在 6.5GHz 和 8.0GHz 的 S11 都拉到 -10dB 以下。

UWB 芯片的射频输出阻抗通常不是精确的 50Ω。数据手册上写的 50Ω，那是理想情况。实际上，芯片内部 PA 的输出阻抗会随频率、温度、供电电压变化。匹配电路的作用，就是把芯片的实际输出阻抗「变换」到 50Ω。

我踩过的一个坑：某次项目，我直接照搬了芯片厂商的参考设计，匹配元件值分毫不差。结果板子回来后，发射功率比预期低了 3dB。后来用矢量网络分析仪一测，发现 PCB 走线的寄生参数导致匹配点偏移了。说白了，参考设计是给你参考的，不是让你照抄的。

匹配电路设计步骤：

注意：匹配电容电感要用 NP0/C0G 材质，不能用 X7R。X7R 的容值会随电压变化，在 UWB 频段上表现极差。我曾经因为用了 X7R 电容，导致发射功率随电池电压下降而剧烈波动。

UWB 芯片内部有 PA（功率放大器）和 LNA（低噪声放大器）。PA 工作时会从电源抽取大电流，如果电源纹波大，PA 的输出信号会被调制，产生杂散。LNA 更敏感，电源上的 10mV 纹波，可能直接变成接收底噪的一部分。

我建议的电源设计原则：

纹波 < 5mVpp：在 UWB 工作频段（6.0-8.5GHz）内测量。
使用 LDO 而非 DC-DC：DC-DC 的开关噪声很难滤干净。如果必须用 DC-DC，后面一定要加一级 LDO。
去耦电容要选对：100pF + 10nF + 1μF 三颗电容并联，分别覆盖不同频段。100pF 负责 GHz 级噪声，10nF 负责 MHz 级，1μF 负责低频。

一个小技巧：在 PA 的电源引脚附近，加一个 0.1Ω 的电阻串联，再并一个 100μF 的钽电容。这个 RC 低通滤波器能有效抑制 PA 工作时产生的电源跌落。我在一个基站项目中用了这个方案，发射频谱的杂散降低了 15dB。

UWB 测距的核心是飞行时间测量。晶振的精度直接决定了时间测量的准确性。晶振频率偏差 1ppm，在 100 米距离上就会产生约 0.3 米的测距误差。

晶振选型要点：

我建议：工业级产品至少用 TCXO。普通石英晶振在温度变化时，频率会漂移。我曾经在户外测试时，中午温度 40°C，晶振频率偏了 15ppm，测距误差直接飙到 4 米。换成 TCXO 后，问题解决。

避坑指南：晶振的负载电容不能搞错。数据手册上写的 12pF 负载电容，是指晶振本身需要的。PCB 走线和芯片引脚会有寄生电容，实际匹配电容要减去这部分。我见过有人直接焊了两个 12pF 电容，结果晶振起振困难，系统频繁复位。

下面这张图，把本章四个核心模块的关系画清楚了。你可以把它当作硬件设计的检查清单。

嗯，这一章的内容就到这里。硬件设计没有捷径，每一步都要扎实。天线选型、匹配电路、电源纹波、晶振精度，这四个点你抓住了，UWB 模组的硬件基础就稳了。后面联调的时候，你会感谢现在认真做硬件的自己。

第二章 硬件选型与原理图设计：天线选型、射频前端匹配、电源纹波与晶振