3. SerDes通道拓扑与无源链路提取

SerDes通道损耗与串扰分析的第一步，不是急着打开仿真器，而是把从发送端芯片到接收端芯片之间的整条物理路径“拆解”成可建模的无源链路。SerDes链路在电气上是一条高速差分传输通道，但在物理上它由多种不同结构串联而成：芯片封装内的Bump和走线、PCB上的过孔与传输线、连接器、AC耦合电容、以及接收端的封装与Bump。只有先识别这些对象、明确它们的连接顺序和阻抗特性，才能建立用于损耗与串扰分析的无源通道模型。

一、TX-RX链路的物理组成

一条典型的SerDes通道从TX芯片出发，依次经过：芯片内部驱动器输出→封装Bump→封装走线→PCB焊盘→过孔→PCB表层或内层差分走线→连接器→另一段PCB走线→AC耦合电容→接收端过孔→RX封装Bump→RX芯片输入。这条路径上的每一个环节都会引入插入损耗、回波损耗和串扰，且不同环节的频率响应差异很大。

在SIwave中建立无源通道模型时，需要把上述物理对象映射为可仿真的几何结构。芯片封装通常用IBIS或封装模型替代，PCB部分则直接使用叠层和走线几何。AC耦合电容是链路中一个特殊对象：它在直流上开路，在交流上呈现低阻抗，其焊盘和过孔会引入额外的寄生电容和电感，在10 GHz以上频段对回波损耗影响显著。

二、无源通道模型的建立方法

在SIwave中建立无源通道模型，核心是“几何导入→材料赋值→端口设置→求解提取”。首先将PCB的ODB++或IPC-2581文件导入SIwave，软件会自动识别叠层、走线、过孔和焊盘。此时需要检查叠层厚度、铜箔粗糙度、介质Dk/Df是否与PCB厂提供的叠层报告一致。对于示例中的高速SerDes通道，假设使用Megtron 6板材，Dk=3.7，Df=0.002@10GHz，铜箔粗糙度Rz=1.5μm。

端口设置是决定提取精度的关键。TX端和RX端应分别设置差分端口，端口阻抗设为100Ω（或85Ω，取决于协议）。AC耦合电容处不能直接跨接端口，而应在电容两侧分别设置端口，或者用集总元件模型替代电容后再提取。过孔区域需要设置足够的网格密度，尤其是残桩长度超过15 mil时，建议启用三维全波提取。

求解类型选择“SYZ参数提取”，频率范围覆盖SerDes基频到三次谐波。例如25 Gbps NRZ信号，基频12.5 GHz，建议扫描范围0.1～40 GHz，步进50 MHz。提取完成后，得到的是S参数矩阵，包含插入损耗Sdd21、回波损耗Sdd11、近端串扰Sdd31和远端串扰Sdd41。

三、链路分段与参数映射

为了便于定位损耗和串扰的主要贡献段，建议将通道按物理结构分段提取，再级联成完整链路。分段方式如下：

分段提取后，用S参数级联工具（如SIwave的Circuit Designer或ADS）将各段按顺序连接。级联时注意端口参考阻抗一致，否则需要做阻抗重归一化。级联后的Sdd21即为整条通道的插入损耗曲线。在25 GHz处，示例通道的插入损耗约为-18 dB，其中传输线贡献约-10 dB，过孔贡献约-4 dB，连接器贡献约-2.5 dB，AC电容贡献约-1.5 dB。这些数值为教学示例的合理假设，实际值需以具体设计提取结果为准。

四、串扰路径的识别与建模

串扰分析需要同时提取至少两条相邻通道。在SIwave中，将攻击线（Aggressor）和受害线（Victim）的端口都设置好，求解后查看Sdd31（近端串扰）和Sdd41（远端串扰）。对于差分对，串扰分为差分串扰和共模串扰，通常关注差分到差分的串扰Sdd31和Sdd41。

串扰的主要来源在过孔区域和连接器区域。过孔间的耦合与孔间距、地孔数量及回流路径有关。示例中，若差分过孔对间距为40 mil，无地孔隔离，在20 GHz处近端串扰可达-25 dB；若在差分对之间增加一排地孔，间距缩小到20 mil，近端串扰可改善到-35 dB以下。连接器区域的串扰则取决于引脚排列和地针分配，建议在连接器S参数模型中直接查看相邻通道的串扰指标。

五、从提取结果到分析目标

无源通道模型建立后，下一步是将其用于损耗和串扰分析。损耗分析关注Sdd21的幅频特性：在Nyquist频率处（如12.5 GHz）的插入损耗是否满足协议要求（例如以太网802.3bj要求25 Gbps通道在12.5 GHz处插损不超过-20 dB）。串扰分析关注Sdd31和Sdd41是否低于协议规定的串扰模板。若超标，则需要回到分段模型，定位是过孔、连接器还是传输线贡献过大，再针对性优化。

整个流程可以概括为：识别物理对象→分段提取S参数→级联成完整通道→检查无源性和因果性→分析插损与串扰→定位主要贡献段。这个无源通道模型是后续均衡、眼图仿真和系统级分析的基础，其精度直接决定最终分析结果的可信度。