2. SIwave工程环境与SerDes通道建模准备

SerDes通道的损耗与串扰分析，本质上是对“真实物理结构”的电磁行为做数值求解。因此，在SIwave中动手仿真之前，必须先把版图、叠层、材料、端口和激励这五件事准备到位。本节围绕这一准备流程展开，目标是让读者理解每一步在做什么、关键参数如何取、以及怎样判断模型已经“可用”。

一、认识SIwave的工作界面与工程组织

SIwave采用典型的“工程树 + 图形视图 + 属性面板”三区布局。左侧工程树（Project）按层级组织内容：最上层是工程（.siw），其下依次是设计文件（导入的PCB/封装版图）、叠层与材料（Layer Stackup / Materials）、网络与元件（Nets / Components）、端口与激励（Ports / Sources）、以及仿真设置与结果（Simulation / Results）。中间是版图视图，可切换层显示、高亮网络、测量距离；右侧属性面板随选中对象变化，用于查看和修改参数。

理解工程树的意义在于：SIwave的所有设置都是“挂在对象上”的。端口挂在网络或焊盘上，叠层挂在设计上，材料挂在叠层导体或介质上。因此建模准备的过程，就是自上而下逐层把工程树填完整的过程。建议在导入后先执行一次设计检查（Design Check），确认没有悬空网络、重复焊盘或未定义叠层，再进入后续设置。

二、导入PCB/封装版图

SIwave支持直接读取主流EDA格式，常见的有：Allegro的.brd、ODB++、IPC-2581、以及通过Ansys ECAD Translator转换的中间格式。导入时需重点关注三件事：

• 单位与精度：确认导入单位（mil或mm）与设计一致，避免尺寸整体缩放错误。
• 层映射：检查EDA层名与SIwave叠层是否一一对应，尤其是负片层（Negative Plane）与正片层的转换。
• 网络与元件：确认关键SerDes差分对网络已正确识别，元件（如AC耦合电容、连接器）已带入。

导入完成后，建议在版图视图中高亮目标差分对，确认走线、过孔、参考平面切换点都完整可见。若发现走线断裂或平面缺失，通常说明导入时层映射有误，需要回到转换设置中修正。

三、叠层与材料参数设置

叠层是SIwave求解的物理基础。SerDes通道的插入损耗对介质损耗角正切（Df）和导体粗糙度非常敏感，因此叠层设置不能只填厚度，还要把材料模型补全。典型设置包括：

• 导体层：厚度（如1 oz = 1.37 mil）、材料（铜）、粗糙度模型（如Huray或Hammerstad）。
• 介质层：厚度、介电常数Dk、损耗角正切Df，以及是否使用频率相关模型（宽频带SerDes建议启用）。
• 参考平面：明确每层走线的参考平面，这对后续端口定义和回流路径判断至关重要。

以常见的高速板材为例，若某介质层Dk=3.7、Df=0.008，在10 GHz时其单位长度介质损耗会明显高于Df=0.002的同类材料。因此，材料参数必须来自板材 datasheet 或实测拟合，不能随意填默认值。设置完成后，可在叠层编辑器中查看总厚度和阻抗预览，确认与设计目标一致。

四、端口与激励配置

端口是SIwave把“物理结构”接入“电路世界”的接口。对于SerDes差分通道，通常采用差分端口（Differential Port）或两个单端端口组合。端口设置的关键点包括：

• 端口位置：应放在实际测试或芯片引脚处，如连接器焊盘、BGA球、或AC耦合电容两端。
• 端口类型：差分端口需指定正负节点，并设置参考阻抗（通常100 Ω）。
• 激励源：在频域扫描中，端口既是激励也是负载；在时域分析中，需明确激励波形（如阶跃或PRBS）。

端口定义完成后，建议先做一次端口检查，确认没有端口落在同一网络上造成短路，也没有端口悬空。对于差分对，还要确认正负端口的参考平面一致，否则会引入额外的共模分量。

五、建模准备的检查清单

在进入仿真之前，建议按以下清单逐项确认，避免因准备不足导致结果不可信：

完成以上准备后，SIwave工程就具备了进行损耗与串扰分析的基础条件。后续的频域扫描、时域眼图、以及串扰耦合分析，都建立在这一步的准确性之上。建模准备看似繁琐，但它决定了整个分析结果的可信度，值得投入足够的时间逐项核对。