3. PDN阻抗基础与目标阻抗设定

PDN（Power Delivery Network，电源分配网络）设计的核心任务，可以归结为一句话：在芯片所需的工作频段内，让从稳压模块输出端到芯片电源引脚之间的阻抗始终低于某个上限。这个上限就是目标阻抗 Ztarget。理解 Ztarget 的物理来源、它与电压纹波、电流需求、频率范围之间的定量关系，是后续在 SIwave 中做 PDN 阻抗扫描、去耦电容选型与布局优化的判断基准。没有 Ztarget，阻抗曲线只是一条没有对错的曲线；有了 Ztarget，才能判断哪一段频带超标、需要加多少电容、加在什么位置。

一、Ztarget 的物理定义与计算公式

芯片工作时，负载电流不是恒定的，而是随逻辑翻转快速变化。设某电源轨的允许电压纹波为 ΔV（峰峰值或按规范取定的容差），瞬态电流变化量为 ΔI，则 PDN 在该频段内必须满足：

Z_target = ΔV / ΔI

其中：
  ΔV = V_nom × ripple%      （允许纹波，单位 V）
  ΔI = 瞬态电流阶跃或最大动态电流（单位 A）
  Z_target 单位：Ω（欧姆）

举例说明（示例参数，非实测）：某 FPGA 内核电源轨 Vnom = 0.9 V，规范允许纹波 ±3%，即 ΔV = 0.9 × 6% = 54 mV（若按峰峰 6% 计）。若该轨最大动态电流阶跃 ΔI = 10 A，则 Ztarget = 54 mV / 10 A = 5.4 mΩ。这个数值非常低，意味着单靠 PCB 平面和少量电容很难在整个频段压住，必须分层设计。

需要特别注意 ΔV 的取法：有的规范给的是峰峰值纹波，有的是单边容差，有的还区分直流容差与交流纹波。计算前必须统一口径，否则 Ztarget 会差一倍。本文统一采用峰峰值 ΔV 作为分子，全文与图示保持一致。

二、频率范围：Ztarget 不是一条水平线

PDN 阻抗需要控制的频段，由负载电流的频谱决定。典型覆盖范围从 DC 到数百 MHz，甚至到 GHz。不同频段由不同结构主导：

  • DC～几十 kHz：由 VRM（稳压模块）闭环带宽与输出电容决定，VRM 能主动调节，阻抗通常较低。
  • 几十 kHz～几 MHz：VRM 环路增益下降，进入大容量去耦电容（bulk cap）主导区。
  • 几 MHz～几十 MHz：由中频陶瓷电容（如 100 nF、1 μF）与 PCB 平面电感共同决定，是去耦网络设计的重点。
  • 几十 MHz～数百 MHz：由小容值高频电容、过孔电感、平面腔体谐振主导，封装与芯片内电容开始起作用。

因此，Ztarget 应理解为在指定频段内阻抗曲线不得超出的包络线，而不是单一频率点的数值。SIwave 的 PDN 阻抗扫描正是把这条包络线与仿真得到的 Z(f) 曲线叠加对比。

PDN 阻抗曲线与 Z_target 包络关系（示例） 频率 f (Hz) |Z| (Ω) 10 100 1k 10k 100k 1M 10M Z_target = 5.4 mΩ 超标区（需加去耦） VRM 主导区 Bulk + 中频电容区 高频电容 / 平面 / 封装区 仿真阻抗 Z(f) Z_target 包络 超标频段

三、电流需求 ΔI 的确定方法

ΔI 是 Ztarget 计算中最容易被低估的参数。它不等于电源轨的额定电流，而是负载在关心频段内可能出现的最大电流变化量。工程上有三种常用取法：

  1. 按器件手册的动态电流指标：如 FPGA 的 ICC 瞬态、DDR 的开关电流，通常给出阶跃幅度与斜率。
  2. 按额定电流的百分比估算：对缺乏详细数据的负载，可取额定电流的 30%～50% 作为动态分量，属于保守假设。
  3. 按多负载同时翻转的最坏情况叠加：适用于同一电源轨挂多个芯片的场景，需考虑翻转同步概率。

以某 DDR4 电源轨为例（示例假设）：VDDQ = 1.2 V，允许纹波 ±5%，ΔV = 1.2 × 10% = 120 mV；若动态电流 ΔI = 3 A，则 Ztarget = 120 mV / 3 A = 40 mΩ。相比内核轨的 5.4 mΩ，DDR 轨的 Ztarget 宽松得多，去耦网络可以更简单。这说明不同电源轨的 Ztarget 差异很大，必须逐轨设定，不能一刀切。

四、不同电源轨的 Ztarget 设定策略

实际项目中，电源轨可按“低压大电流”“中压中电流”“高压小电流”三类分别处理：

电源轨类型 典型 Vnom 允许纹波 ΔI 取法 Ztarget 量级 设计重点
内核 / 高速 SerDes 0.8～1.0 V ±3%～±5% 手册瞬态电流 1～10 mΩ 多层平面、密集小电容、封装协同
DDR / 接口 1.2～1.8 V ±5% 额定电流 30%～50% 20～50 mΩ 中频电容布局、参考平面完整
辅助 / 模拟 2.5～5 V ±2%～±5% 负载阶跃 50～200 mΩ 滤波、隔离、噪声抑制

设定时还需注意：Ztarget 是上限，不是设计目标值。实际设计应留 20%～30% 余量，以应对电容容差、温度漂移、老化与仿真误差。例如计算得 5.4 mΩ，工程上按 4 mΩ 左右去规划电容数量与布局。

五、从 Ztarget 到 SIwave 仿真设置

在 SIwave 中做 PDN 阻抗分析时，Ztarget 直接作为结果判读的参考线。典型操作流程如下：

  1. 在 PDN 分析中选定电源网络与地网络，设置 VRM 输出端为激励端口，芯片电源引脚为观测端口。
  2. 扫描频率范围按负载频谱设定，例如 10 Hz～100 MHz，对数扫频，每十倍频程取 50～100 点。
  3. 在结果曲线中叠加 Ztarget 水平线，观察哪些频段超出。
  4. 对超标频段，先判断主导元件：若在低频，增加 bulk 电容；若在中频，调整陶瓷电容组合与位置；若在高频，检查平面谐振与过孔电感。
实用提示：Ztarget 计算表建议逐轨填写，字段包括：电源轨名称、Vnom、允许纹波百分比、ΔV、ΔI、Ztarget 计算值、设计余量后目标值、关注频段、主导去耦元件。这张表可直接作为 SIwave 仿真的输入清单与结果判读依据。
常见误区：把 Ztarget 当成全频段水平线，忽略高频段平面电感与腔体谐振导致的阻抗峰；或只用额定电流计算 ΔI，导致 Ztarget 偏大、去耦不足。正确做法是按频段分段评估，并对每个阻抗峰单独定位来源。

总结来说，Ztarget 由 ΔV 与 ΔI 的比值决定，ΔV 来自电源规范，ΔI 来自负载动态特性，二者共同定义了 PDN 在关注频段内必须压住的阻抗上限。不同电源轨因电压、电流、纹波要求不同，Ztarget 可相差一个数量级以上。只有先明确每条轨的 Ztarget 与频段，后续的电容选型、平面设计、SIwave 仿真与优化才有明确的判断标准。

← 上一章 📖 返回目录 下一章 →