4. 层叠结构与材料参数建模

在SIwave中，层叠结构不是“画完PCB就自动正确”的背景信息，而是决定传输线阻抗、插入损耗、串扰和回流路径的物理基础。叠层编辑器（Layer Stackup Editor）承担的任务，是把PCB厂能够实现的介质厚度、铜厚、介电常数Dk、损耗因子Df以及铜箔粗糙度，准确映射为仿真求解器可识别的电磁参数。如果这一层建模失真，后续的S参数、TDR和眼图结果都会偏离实际。

叠层编辑器的操作逻辑与关键字段

打开SIwave后，通过 Home → Layer Stackup 或 Stackup → Edit Stackup 进入叠层编辑器。界面左侧是层序列表，右侧是选中层的属性面板。需要逐项确认的核心字段包括：

• Layer Type：信号层（Signal）、平面层（Plane）、介质层（Dielectric）、阻焊层（Solder Mask）、过孔层（Via Layer）。信号层与平面层决定铜箔图形，介质层决定厚度与材料。
• Material：从材料库中选择或自定义，如FR-4、MEGTRON 6、Rogers 4350B等。材料直接绑定Dk与Df。
• Thickness：介质厚度与铜厚。铜厚常用oz表示，1 oz ≈ 35 μm；介质厚度以μm或mil为单位。
• Roughness：铜箔粗糙度模型，常见有Hammerstad、Huray、Groisse等。
• Etch Factor：蚀刻因子，影响走线截面梯形形状，进而影响高频阻抗。

一个典型的8层板叠层示例（示例参数，非实测）：

注意：Dk和Df是频率相关量，SIwave允许输入宽频带材料模型。若只填单一值，求解器会按常数处理，高频段损耗会被低估。对于10 Gbps以上链路，建议导入材料厂商提供的宽频Dk/Df曲线。

介质厚度与Dk/Df对阻抗和损耗的影响

以微带线为例，特性阻抗近似与介质厚度的平方根成正比、与线宽的平方根成反比。当介质厚度从3.5 mil增加到5 mil，若线宽不变，阻抗会上升约20%。为保持50 Ω，需要同步加宽走线。Dk增大则阻抗下降，因为单位长度电容增大。Df直接决定介质损耗，插入损耗中介质损耗分量与频率和Df近似成正比。

下面这张SVG展示了从叠层参数输入到阻抗与损耗输出的信号链关系，帮助理解各参数之间的耦合方向：

铜箔粗糙度模型的工程意义

铜箔表面并非理想光滑。在低频时，电流均匀分布，粗糙度影响可忽略；当频率升高，趋肤深度减小到与粗糙度同量级时，电流被迫沿粗糙表面绕行，等效电阻增加，导体损耗上升。SIwave中常用的粗糙度模型有：

• Hammerstad：适合中等粗糙度，参数为Rz（峰谷粗糙度），计算简单，常用于FR-4常规铜箔。
• Huray：基于“雪球”模型，适合高频和低粗糙度场景，参数包括球半径和表面密度，精度更高。
• Groisse：较早期的模型，适用于粗略估算。

以1 oz铜箔、Rz=2 μm为例，在10 GHz时，粗糙度可使导体损耗增加约15%~25%（示例估算）。若使用HVLP铜箔，Rz可降至0.5 μm以下，损耗增量显著减小。设置时需注意：粗糙度参数应填写铜箔与介质接触面的粗糙度，而非铜箔另一面。

过孔结构定义

过孔是层叠中不可忽略的三维结构。SIwave中过孔建模需要定义：过孔焊盘直径、反焊盘直径（Anti-pad）、钻孔直径、过孔长度（跨越层数）、是否填充、是否背钻。反焊盘直径直接影响过孔电容，反焊盘越大，电容越小，阻抗越高。对于高速差分过孔，通常需要优化反焊盘尺寸和过孔间距，使差分阻抗接近100 Ω。

在叠层编辑器中，过孔层（Via Layer）需要与信号层正确关联。若过孔跨越多个介质层，求解器会按实际层序计算寄生参数。背钻（Back-drill）用于去除过孔残桩（Stub），残桩长度应尽量控制在10 mil以内，否则会在高频产生谐振，导致插入损耗出现尖峰。

层叠对阻抗与损耗的综合影响分析

实际工程中，层叠设计需要在阻抗、损耗、布线密度和成本之间折中。以下是一个可参考的检查清单，用于在SIwave中完成层叠建模后逐项核对：

总结来说，层叠建模的核心是把物理叠层准确翻译为电磁参数。介质厚度和Dk决定阻抗，Df和粗糙度决定损耗，过孔结构决定局部不连续。只有这些参数在SIwave中正确设置，后续的S参数、TDR和眼图仿真才具有工程参考价值。