3. PCB叠层与过孔结构建模
在SIwave中做任何签核分析之前，第一步永远不是点“仿真”，而是把PCB的物理结构还原准确。叠层定义、介质材料参数、铜箔粗糙度、过孔焊盘与反焊盘，这四类信息共同决定了传输线的阻抗、损耗和过孔的寄生参数。如果这些参数是“默认值”或“随手填的”，后续的S参数、眼图、串扰结果都会失去参考意义。本节围绕如何在SIwave中建立一套可用于签核的物理模型展开。
一、叠层定义：从板厂叠层表到SIwave Layer Stack
叠层建模的输入来源是板厂的叠层结构表（Stack-up Drawing），而不是原理图或布局文件。SIwave的Layer Stack Editor中，每一层需要明确三件事：层类型（Signal / Plane / Dielectric）、层厚（Thickness）、以及该层使用的材料（Material）。层类型决定了该层是否参与网格剖分和电流分布计算，介质层则决定参考平面之间的距离。
一个常见的8层板叠层示例如下（示例参数，非实测）：
| 层序 | 类型 | 材料 | 厚度(mil) | 说明 |
|---|---|---|---|---|
| L1 | Signal | Copper | 0.5 oz (0.7) | 顶层信号 |
| — | Dielectric | FR4 (εr=4.3) | 3.5 | L1-L2介质 |
| L2 | Plane | Copper | 1 oz (1.4) | GND平面 |
| — | Dielectric | FR4 | 8.0 | L2-L3介质 |
| L3 | Signal | Copper | 0.5 oz | 内层信号 |
| — | Dielectric | FR4 | 8.0 | L3-L4介质 |
| L4 | Plane | Copper | 1 oz | 电源平面 |
| — | Dielectric | FR4 | 8.0 | L4-L5介质 |
| L5 | Plane | Copper | 1 oz | GND平面 |
| — | Dielectric | FR4 | 8.0 | L5-L6介质 |
| L6 | Signal | Copper | 0.5 oz | 内层信号 |
| — | Dielectric | FR4 | 8.0 | L6-L7介质 |
| L7 | Plane | Copper | 1 oz | GND平面 |
| — | Dielectric | FR4 | 3.5 | L7-L8介质 |
| L8 | Signal | Copper | 0.5 oz | 底层信号 |
关键点在于：介质厚度必须与板厂实际压合后的厚度一致，而不是理论芯板厚度。例如L2-L3之间标注8.0 mil，实际可能是“芯板+半固化片”的组合，需要按板厂提供的压合后总厚度填写。铜厚方面，1 oz对应约1.4 mil，但内层经过蚀刻后实际铜厚会略薄，签核分析中通常按标称值处理，并在报告中注明假设。
二、介质材料参数：Dk与Df的频率相关性
FR4的介电常数Dk和损耗因子Df并非常数，而是随频率变化。在1 GHz时Dk可能为4.3，到10 GHz时可能降到4.1左右，Df则从0.02上升到0.025以上。SIwave的材料库允许输入频率相关的Dk/Df曲线，签核时应优先使用板厂提供的宽频带材料数据，而不是单一频点值。
如果板厂只提供了1 GHz的Dk/Df，可以采用宽带Debye模型或Djordjevic模型进行拟合。SIwave中可在Material定义界面选择“Frequency Dependent”并输入多频点数据。对于高速差分线（如PCIe Gen4、USB 3.2），Df的准确性直接影响插入损耗的斜率，进而影响眼高和抖动预算。
三、铜箔粗糙度：从Hammerstad到Huray模型
铜箔粗糙度对高速信号的损耗影响在5 GHz以上变得显著。SIwave支持多种粗糙度模型，常用的有Hammerstad模型和Huray模型。Hammerstad模型只需要一个粗糙度参数（Rz），适合快速估算；Huray模型需要“nodule半径”和“nodule密度”两个参数，精度更高，适合10 GHz以上的签核。
以反转铜箔（RTF）为例，典型Rz约为1.5-2.0 μm；超低粗糙度铜箔（HVLP）的Rz可低至0.5 μm以下。在SIwave中设置时，需要在导体材料属性中启用“Surface Roughness”并选择模型。注意：粗糙度只影响导体损耗，不影响介质损耗，因此对Df的校准和粗糙度的校准应分开进行。
四、过孔焊盘与反焊盘建模
过孔是高速通道中阻抗不连续的主要来源。SIwave中过孔的建模精度取决于三个几何参数：焊盘直径（Pad）、反焊盘直径（Anti-pad）、以及过孔钻孔直径（Drill）。反焊盘是平面层上围绕过孔的隔离孔，其直径直接决定过孔的寄生电容。
一个典型的过孔参数示例（示例值）：钻孔直径8 mil，焊盘直径14 mil，反焊盘直径24 mil。过孔寄生电容的近似估算公式为：
C_via ≈ (1.41 × εr × T × D1) / (D2 - D1) [pF]
其中：
εr = 介质相对介电常数
T = 过孔在平面间的长度（mil）
D1 = 焊盘直径（mil）
D2 = 反焊盘直径（mil）以εr=4.3、T=8 mil、D1=14 mil、D2=24 mil代入，可得C_via ≈ 1.41×4.3×8×14/(24-14) ≈ 6.8 pF。这个电容会使过孔呈现低阻抗，在TDR曲线上表现为一个向下的凹陷。签核时通常要求过孔阻抗与传输线阻抗的偏差控制在±10%以内。
在SIwave中，过孔焊盘和反焊盘通常从PCB文件（如.brd、.pcb）导入时自动识别，但需要检查：反焊盘是否被正确识别为平面层的隔离区域；焊盘是否与钻孔同心；非功能焊盘（NF Pad）是否被移除。如果导入后发现反焊盘缺失，需要手动在平面层上绘制隔离区域，或通过“Via Property”逐个修正。
五、建模后的自检与签核准备
完成上述四类参数设置后，不要直接进入S参数提取。建议先做三项自检：第一，在SIwave中查看Layer Stack的截面图，确认介质厚度和铜厚与板厂叠层表一致；第二，对一条已知阻抗的传输线做TDR快速扫描，检查阻抗是否落在设计值±10%以内；第三，对过孔做单端口阻抗扫描，确认过孔阻抗凹陷深度和位置与估算值吻合。
如果TDR显示阻抗整体偏高，优先检查介质厚度是否偏大或Dk是否偏小；如果过孔阻抗凹陷过深，优先检查反焊盘是否偏小或焊盘是否偏大。这些自检不需要完整仿真，几分钟即可完成，但能避免后续数小时的无效计算。
叠层与过孔建模是签核分析的“地基”。地基不准，后面的S参数、眼图、串扰、PDN阻抗都会偏离实际。把板厂数据、材料参数、粗糙度模型和过孔几何这四件事做扎实，后续的签核结论才具备交付价值。