2. SIwave工程环境与高速通道仿真流程
在上一节中我们已经明确了过孔、连接器与通道联合仿真的整体目标。本节要把这个目标落到 SIwave 的实际工作环境中：先认识界面与工程结构，再掌握材料库、叠层设置和仿真类型选择，最后串成一条可复用的标准工作流。只有把工程环境搭对，后面的过孔建模、连接器接入和通道级 S 参数提取才有意义。
一、SIwave 界面与工程结构
SIwave 的界面围绕“工程树 + 视图区 + 属性/消息面板”组织。工程树（Project Tree）是核心，它按层级管理整个仿真工程：最上层是工程文件（.siw），其下依次是 Circuit / Layout 数据、叠层（Layer Stackup）、网络（Nets）、元件（Components）、仿真配置（Simulation）和结果（Results）。视图区显示导入的 PCB 或封装版图，支持按层、按网络、按元件高亮。属性面板用于查看和修改选中对象的参数，消息面板则输出网格划分、求解进度和警告信息。
一个典型的联合仿真工程，其结构应包含三部分数据源：PCB 版图（含过孔与走线）、连接器模型（通常以 S 参数或 IBIS/SPICE 形式导入）、以及通道两端的激励与终端配置。SIwave 本身擅长处理无源版图结构，连接器这类非版图器件一般通过 S 参数模型在 Circuit 或 Designer 中与 SIwave 提取的版图模型级联。因此工程结构上要提前规划：版图部分在 SIwave 内完成，系统级通道在 Circuit/Designer 中组装。
二、材料库与叠层设置
材料库（Material Library）决定导体和介质的电磁参数。对高速通道而言，关键参数是介质的介电常数 Dk（εr）和损耗角正切 Df（tanδ），以及导体的电导率。SIwave 内置了常见材料如 Copper、FR4，但高速板材（如 Megtron 6、M6 级别）需要手动添加。示例参数：某低损耗板材在 1 GHz 下 Dk≈3.6、Df≈0.004；普通 FR4 则 Dk≈4.3、Df≈0.02。Df 差一个数量级，通道插损会有明显差别，因此材料必须按实际叠层填写，不能沿用默认值。
叠层设置（Layer Stackup）要逐层定义：层名、类型（信号/平面/介质）、厚度、材料、铜厚。过孔的电气特性高度依赖叠层——过孔长度由它穿越的层数决定，反焊盘（anti-pad）尺寸由平面层开口决定，参考平面切换会引入回流路径变化。设置时需注意：信号层与相邻参考平面的介质厚度直接影响阻抗；平面层的铜厚影响回流阻抗。叠层设置完成后，建议先用 SIwave 的阻抗检查功能核对关键走线的目标阻抗（如 50 Ω 单端、100 Ω 差分）是否落在合理范围。
三、仿真类型选择
SIwave 提供多种求解类型，选择依据是关注对象和频段：
- DC 压降（DC IR Drop）：分析电源平面和过孔的直流压降与电流密度，用于评估 PDN 直流性能。
- AC 阻抗 / 谐振（AC Impedance / Resonance）：提取电源地平面对的自阻抗，观察谐振点，用于 PDN 去耦设计。
- SYZ 参数提取（S/Y/Z Parameters）：这是高速通道仿真的核心，提取版图（含过孔、走线、连接器焊盘）的宽带 S 参数，频率范围按通道速率设定，例如 0–20 GHz 或 0–40 GHz。
- 近场/远场辐射：用于 EMI 分析，通道仿真中一般不是主线。
对于过孔-连接器-通道联合仿真，主求解类型是 SYZ 参数提取。设置时需指定频率扫描范围、扫频点数（对数或线性）、参考阻抗（通常 50 Ω）以及是否包含辐射边界。过孔密集区域建议加密网格，连接器焊盘处要保证端口设置正确。
四、标准工作流
把上述内容串起来，形成一条可复用的工作流。下图展示了从工程建立到通道 S 参数输出的完整链路，其中材料库与叠层设置是贯穿始终的基础输入，仿真类型选择决定求解路径，过孔与连接器模型在 Circuit 中完成级联。
这条工作流的关键在于“先基础、后求解、再级联”。材料库和叠层是基础，必须在导入版图前或导入后立即核对；SYZ 提取是核心求解步骤，端口和扫频设置直接决定结果可信度；连接器模型通过 Touchstone 文件导入，在 Circuit 中与 SIwave 提取的版图 S 参数级联，最终得到完整通道的 S 参数。若通道插损或回损不达标，需要回到过孔反焊盘尺寸、连接器焊盘优化或叠层调整，形成迭代。
五、参数设置示例
以一个 10 Gbps 通道为例，奈奎斯特频率约 5 GHz，考虑三次谐波，扫频范围建议设到 15–20 GHz。端口参考阻抗统一为 50 Ω。过孔反焊盘直径示例取 0.9 mm，钻孔直径 0.3 mm，穿越 8 层板，过孔长度约 1.6 mm。连接器模型若来自厂商 Touchstone 文件，需确认其参考阻抗与 SIwave 端口一致，否则级联前要归一化。这些参数属于教学示例，实际项目应按具体叠层和器件手册填写。