2. 封装与PCB协同电磁建模基础
在高速数字系统里，芯片、封装和PCB并不是三个彼此独立的电磁对象。信号从芯片焊盘出发，经封装基板、焊球、PCB过孔、走线，最终到达接收端；电源电流则从VRM经PCB平面、过孔、焊球进入封装，再通过片上PDN到达晶体管。任何一段的阻抗突变、回流路径断裂或谐振，都会在其它段被放大或耦合。协同电磁建模的核心，就是把这三段放在同一个电磁参考框架下，让寄生参数、回流路径和噪声传播路径连续可追踪。
封装结构：从焊盘到焊球的寄生网络
常见封装如WB-BGA、FC-BGA、QFN、PoP，其电磁结构可抽象为四类要素：芯片侧焊盘与凸点、基板内的走线与过孔、焊球阵列、以及封装内的电源/地平面。以FC-BGA为例，芯片通过微凸点连接到基板顶层，再经基板内层走线和过孔换层，最后由直径约0.4～0.6 mm的焊球落到PCB。一个信号球到芯片凸点的路径，典型长度在3～8 mm，寄生电感约0.3～1.5 nH，寄生电容约0.1～0.5 pF。这些数值虽小，但在上升时间100 ps量级时，感抗已不可忽略。
封装建模时，不能只提取信号路径的自参数，还要提取信号与相邻信号、信号与电源平面之间的耦合。封装内焊球间距通常为0.8～1.0 mm，相邻信号球之间的互容和互感会形成串扰通道。因此，封装模型应至少包含目标信号、回流地球、以及最近邻的2～3个信号球，才能反映真实耦合。
PCB叠层：回流路径与阻抗的物理基础
PCB叠层决定了走线阻抗、平面谐振和回流路径。一个典型的8层板可能采用：Top信号—GND—信号—PWR—GND—信号—PWR—Bottom信号。关键原则是：每条高速信号走线都应有一个相邻的完整参考平面，且参考平面在换层处应通过回流过孔保持连续。若信号从Top换到内层，而参考平面从GND切换到PWR，则回流必须通过两者之间的去耦电容或平面间电容完成，否则回流路径被切断，形成辐射和地弹。
叠层设计时，需要同时关注三个参数：单端/差分阻抗、平面腔体谐振、以及电源平面与地平面之间的去耦网络。例如，FR-4介质厚度0.1 mm、线宽0.1 mm时，微带线阻抗约50 Ω；若介质厚度增至0.2 mm，阻抗会升到约65 Ω。这些参数直接决定封装与PCB接口处的阻抗连续性。
互连拓扑：从点对点到多负载的电磁路径
互连拓扑描述信号在封装和PCB上的连接方式。常见拓扑包括点对点、菊花链、星形、T形和Fly-by。DDR地址/命令总线常用Fly-by拓扑，信号依次经过多个DRAM颗粒，分支点处的阻抗不连续会引起反射。封装内的走线拓扑则受焊球排列限制，往往需要换层和绕线，形成额外的寄生电感。
协同建模时，互连拓扑必须与封装和PCB的实际布局一致。若PCB上采用Fly-by，而封装内仍按点对点提取，则仿真结果会低估分支反射和时序偏差。因此，拓扑提取应覆盖从芯片凸点到接收端芯片凸点的完整路径，包括封装焊球、PCB过孔和连接器。
电源分配网络：从VRM到晶体管的阻抗剖面
电源分配网络（PDN）的目标是在整个频段内保持低阻抗。PDN由VRM、PCB平面、去耦电容、封装平面、片上电容和晶体管组成。其阻抗剖面通常呈现多个谐振峰：低频由VRM和大容量电容控制，中频由PCB平面腔体和陶瓷电容控制，高频由封装平面和片上电容控制。
协同建模时，PDN不能只提取PCB或封装单独一段。例如，PCB平面在100 MHz附近可能呈现低阻抗，但封装焊球电感会在200 MHz以上引入感抗上升。若忽略封装，仿真会误判高频去耦效果。因此，PDN模型应包含封装焊球、封装平面、PCB平面和去耦电容的完整级联。
信号完整性基本概念：在协同框架下重新理解
信号完整性关注的是信号在传输路径上的质量，包括反射、串扰、损耗、时序和噪声。在协同建模中，这些概念需要跨封装和PCB统一评估。例如，反射系数Γ=(Z_L-Z_0)/(Z_L+Z_0)，若封装焊球处阻抗为35 Ω，而PCB走线为50 Ω，则Γ≈-0.18，约18%的电压反射。串扰则取决于封装内和PCB上相邻走线的耦合长度与间距。损耗包括导体损耗和介质损耗，在10 GHz以上，封装基板材料的损耗角正切会显著影响插入损耗。
协同仿真的必要性：为什么不能分段建模
分段建模的典型问题是：封装和PCB各自在50 Ω参考下提取S参数，然后级联。但实际接口处并非理想50 Ω，封装焊球与PCB焊盘之间的过渡、过孔残桩、参考平面切换都会引入不连续。若分段提取时未包含这些过渡结构，级联后的S参数会丢失高频谐振和阻抗突变。
协同仿真通过统一的三维电磁模型或分段模型加端口校准，把封装和PCB放在同一参考面上。其价值在于：第一，保留回流路径的连续性；第二，捕捉封装与PCB之间的耦合；第三，在PDN中正确级联封装和PCB的阻抗；第四，为时序和噪声分析提供一致的宽带模型。
从工程实践看，协同建模的输入包括：芯片凸点位置与尺寸、封装基板叠层与走线、焊球阵列、PCB叠层与过孔、去耦电容布局、以及VRM特性。输出则是从芯片到PCB的宽带S参数、PDN阻抗曲线和串扰矩阵。判断建模是否有效，可以看三个指标：插入损耗在奈奎斯特频率处的偏差是否小于1 dB；PDN阻抗在目标频段是否低于目标线；近端串扰是否与实测趋势一致。若偏差较大，应优先检查回流路径是否连续、端口设置是否覆盖过渡结构、以及材料参数是否准确。