3. SIwave仿真环境与TDR求解设置

要在SIwave里得到一条可用于与实测TDR比对的阻抗曲线，关键不在于"点一下仿真"，而在于把PCB导入、叠层与材料、时域求解器、激励源和输出口径这五件事按正确的顺序做对。本节围绕这条链路展开，重点说明每一步在界面上做什么、参数为什么这样设，以及TDR波形如何转成阻抗。

一、SIwave界面与工程组织

SIwave的主界面由菜单栏、工程树（Project）、3D Layout视图、属性面板和消息窗口组成。工程树是操作的主入口：导入的PCB会以"设计"节点出现，其下自动展开Nets、Components、Layer Stackup、Padstacks、Simulation等分支。做TDR相关性分析时，最常用的三个入口是：Layer Stackup（核对叠层与介质厚度）、Nets（选择被激励的网络）、Simulation → Time Domain（时域求解设置）。

建议在导入后立即做一次工程命名与单位确认。SIwave默认长度单位为mil或mm，与实测TDR的时间轴换算直接相关，一旦单位混淆，阻抗台阶的位置会整体偏移。习惯上把工程命名为"板名_日期_TDR"，便于后续与实测数据一一对应。

二、PCB导入流程

SIwave本身不直接读Gerber，通常从EDA工具导出中间格式再导入。主流路径有三条：

• ANSYS EDB路径：从Allegro/SiP通过ANSYS EDB导出，保留网络、叠层、器件信息最完整，是TDR分析的首选。
• ODB++路径：从Mentor/Altium等导出ODB++，兼容性好，但叠层材料需手工补齐。
• HFSS 3D Layout直接打开：适合已在HFSS中做过前处理的板子。

导入后必须逐项核对：叠层厚度与介质Dk/Df是否与板厂叠层表一致；铜箔粗糙度模型是否启用；过孔是否被正确识别为Via而非普通焊盘。这些参数直接决定TDR曲线的上升沿形状和阻抗幅值。若叠层缺失，SIwave会用默认值填充，仿真结果与实测会出现系统性偏差。

三、时域求解器选择

SIwave提供频域和时域两类求解器。TDR分析本质是"宽带频域响应 + 逆傅里叶变换"，因此推荐使用频域求解器（Frequency Domain）先算S参数，再通过内置的TDR后处理生成时域波形。这种方式精度高、可控性强，适合与实测比对。

若板子规模大、只关心某几条网络的时域行为，也可选用时域求解器（Time Domain / Transient）直接求解，速度快但精度略低。选择时需注意：频域求解要设置合理的扫频范围与点数，扫频上限应满足 f_max ≥ 0.35/tr（tr为实测TDR上升时间），例如实测上升时间100 ps，则扫频上限至少3.5 GHz，工程上常取5～10 GHz留余量。

四、激励源设置

TDR仿真的激励源是一个阶跃电压源，而非正弦源。在SIwave中通过Circuit或Nexxim建立激励电路：在待测网络的一端加阶跃源（幅度常取1 V），串联一个源阻抗（通常50 Ω），另一端接50 Ω负载或开路，模拟TDR探头实际接入方式。

关键参数包括：

• 上升时间 tr：必须与实测TDR探头的上升时间一致，否则阻抗台阶会被"抹平"或"过冲"。
• 源阻抗：一般50 Ω，若实测用其他阻抗探头需同步修改。
• 参考地：明确回流路径，避免把参考平面误设为信号网络。

激励点应选在连接器焊盘或测试点处，与实测探头接触位置一致，这是相关性分析能否对上的前提。

五、TDR波形输出与阻抗计算

仿真完成后，SIwave输出的是电压随时间变化的波形V(t)。阻抗由下式换算：

Z(t) = Z0 × (1 + Γ(t)) / (1 − Γ(t))
Γ(t) = (V(t) − V_inc) / V_inc
其中 V_inc 为入射阶跃电压，Z0 为参考阻抗（通常50 Ω）

实际操作中，SIwave的TDR后处理模块可直接给出Z(t)曲线，无需手工计算。观察时重点关注三个特征：起始阻抗平台（对应探头与走线连接处）、沿线阻抗波动（对应过孔、换层、宽度变化）、末端阻抗（对应负载或开路）。将仿真Z(t)与实测TDR曲线叠在同一时间轴上，若台阶位置偏差小于上升时间的1/3、幅值偏差小于10%，通常认为相关性良好。

把上述链路串起来看，SIwave的TDR设置本质是"用频域S参数还原时域阻抗"。导入与叠层决定物理基础，求解器与扫频决定精度上限，激励源决定与实测的可比性，最后的Z(t)换算与判读决定结论是否可信。每一步都留好记录，后续与实测比对时才能快速定位偏差来源。