3. 翘曲与残余应力的物理来源

封装翘曲与残余应力并不是某一个环节单独造成的,而是多种物理机制在封装体内部叠加、竞争并最终“冻结”下来的结果。理解这些来源,是后续建立仿真模型、设定材料参数和判断结果合理性的前提。本节围绕六个核心来源展开:热膨胀系数(CTE)失配、固化收缩、层间约束、工艺历史、边界条件与几何构型,并说明它们如何共同决定最终的翘曲形态与应力分布。

一、热膨胀系数失配:最主要的驱动力

封装体由多种材料组成,例如芯片(硅,CTE约2.6 ppm/℃)、基板(有机基板约15~17 ppm/℃)、塑封料(约8~12 ppm/℃)、焊料与铜等。当温度从固化温度或回流峰值温度冷却到室温时,各层材料按各自CTE收缩,但界面处必须保持位移连续,于是产生相互约束。CTE差异越大、温度跨度越大,产生的热失配应力就越大。

可以用一个简化关系估算自由热应变:ε = Δα·ΔT,其中Δα为两种材料的CTE差,ΔT为温度变化量。例如Δα = 10 ppm/℃、ΔT = 200 ℃时,自由热应变约为2000 με。若界面完全约束,该应变将部分转化为应力,量级可达数十至上百MPa。这正是冷却过程中芯片角部、塑封料边缘容易出现应力集中的原因。

判断要点:CTE失配引起的应力与Δα、ΔT近似成正比,与材料模量和结构约束程度相关。降低ΔT(如降低固化温度)或减小Δα(如选用低CTE塑封料、添加填料)都能直接缓解热失配。

二、固化收缩:被忽视的“内建”应力

塑封料、底部填充胶、导电胶等在固化过程中会发生体积收缩,典型线性收缩率约0.2%~0.5%。收缩本身若不受约束,只会让材料变小;但在封装结构中,胶体与芯片、基板、焊球粘接在一起,收缩受到约束,就会在界面和胶体内部产生拉应力。更关键的是,固化收缩发生在高温下,随后冷却时这部分应力被“锁定”在材料中,成为残余应力的一部分。

固化收缩与CTE失配的区别在于:CTE失配是温度变化引起的,而固化收缩是化学反应引起的,即使温度不变也会发生。仿真中通常用等效热膨胀法处理,即把固化收缩折算成一个等效降温量ΔT_eq,再与真实温度历史叠加。

三、层间约束与几何构型:决定应力分布形态

层间约束来自材料之间的粘接和机械互锁。芯片、贴片胶、基板、塑封料层层叠合,任何一层的变形都会受到相邻层的牵制。约束越强,应力越大,但翘曲可能反而被抑制。这就是为什么“应力大”和“翘曲大”并不总是同时出现。

几何构型对结果影响显著:芯片越厚、面积越大,其抗弯刚度越高,整体翘曲越小,但界面剪应力越大;塑封料越厚,其收缩和冷却带来的弯矩越大,翘曲往往增加;基板越薄,越容易被上层结构带动弯曲。此外,芯片偏置、开窗、过孔阵列、铜平衡等不对称设计,会直接导致非对称翘曲(如鞍形、马鞍形),而不是简单的球形弯曲。

翘曲与残余应力六大物理来源及其耦合关系 封装体截面 塑封料 EMC(CTE≈9,收缩≈0.3%) 芯片 Si(CTE≈2.6) 基板 Substrate(CTE≈16) 焊球 / 互连 ① CTE 失配 Δα·ΔT → 热失配应力 冷却阶段主导 ② 固化收缩 化学收缩 0.2%~0.5% 等效降温法处理 ③ 层间约束 界面位移连续 剪应力 / 剥离应力 ④ 工艺历史 升温/保温/降温曲线 应力冻结与松弛 ⑤ 边界条件 夹具 / 支撑 / 自由态 约束位置改变翘曲 ⑥ 几何构型 厚度 / 面积 / 对称性 决定翘曲形态 最终结果 翘曲形态(球形/鞍形/马鞍形) 残余应力分布(界面/角部/焊点) 多机制叠加、竞争、冻结

四、工艺历史:应力如何被“冻结”

封装不是瞬间完成的,而是经历贴片、固化、回流、冷却、后固化等多道热过程。材料在高温下模量低、易松弛,应力较小;随着温度降低,模量升高、松弛变慢,已经产生的应力逐渐被“冻结”在结构中。因此,最终残余应力不仅取决于当前温度,还取决于整个温度历史。

以典型回流曲线为例:从25 ℃升到260 ℃峰值,再冷却到25 ℃。在峰值附近,塑封料处于高弹态,应力很小;当温度降到Tg(约150 ℃)以下,材料进入玻璃态,模量急剧上升,此后产生的热失配应力几乎全部保留。仿真中若只用一个“从260 ℃降到25 ℃”的均匀降温来近似,会高估高温段的应力贡献,但若忽略固化收缩,又会低估整体残余应力。

五、边界条件:约束在哪里,翘曲就变在哪里

边界条件决定了结构能否自由变形。同一块封装体,在自由状态下可能呈现明显的球形翘曲;若底部被夹具或PCB完全约束,翘曲会被压制,但界面应力和焊点应力会显著上升。实际测量中,翘曲量往往依赖于支撑方式:三点支撑、真空吸附、自由放置得到的结果并不相同。

仿真建模时,边界条件必须与实验或实际工况一致。常见做法包括:自由无约束(用于评估本征翘曲)、底部简支(模拟放在平台上)、底面固定(模拟焊接在PCB上)。选择不同,得到的翘曲和应力结果可能相差数倍。

六、几何构型:不对称带来非对称翘曲

如果封装体在厚度方向、平面方向都对称,冷却后通常表现为均匀球形翘曲。但实际封装往往不对称:芯片偏置、塑封料厚度不均、基板铜层分布不均、开窗位置偏移等,都会使中性轴偏移,产生弯曲与扭转耦合,形成鞍形或马鞍形翘曲。

几何构型还影响应力集中位置。芯片角部、塑封料与基板交界边缘、焊球根部是典型的高应力区。减小芯片角部尖锐度、增加塑封料圆角、优化铜平衡,都能改善局部应力。

七、多机制耦合与仿真建模建议

实际封装中,上述六种来源同时存在、相互耦合。CTE失配提供主要驱动力,固化收缩提供附加应变,层间约束决定应力传递路径,工艺历史决定应力冻结程度,边界条件改变变形自由度,几何构型决定最终形态。仿真建模时建议按以下顺序处理:

  1. 明确参考温度(应力零点),通常取固化温度或回流峰值温度,并在全文保持一致。
  2. 将固化收缩折算为等效降温ΔT_eq,与真实温度历史叠加。
  3. 为每种材料赋予温度相关模量和CTE,至少覆盖Tg前后两个区间。
  4. 边界条件与实验测量方式对齐,避免“自由态仿真”对比“约束态测量”。
  5. 检查几何对称性,必要时建立全模型而非1/4模型,以捕捉非对称翘曲。
教学示例参数:某塑封芯片,芯片2.6 ppm/℃、塑封料9 ppm/℃、基板16 ppm/℃;固化温度175 ℃,冷却到25 ℃,ΔT=150 ℃。仅考虑CTE失配时,塑封料与芯片之间的自由热应变差约为(9−2.6)×150≈960 με。若再叠加0.3%固化收缩(等效约3000 με量级的等效降温),总驱动应变显著增大。该数值为示例估算,用于说明量级关系,不代表具体产品实测结果。
常见误区:把翘曲和应力等同看待。实际上,强约束可能降低翘曲却提高应力;自由边界可能放大翘曲却降低约束应力。判断封装可靠性时,必须同时关注翘曲形态和关键位置应力,而不能只看其中一个指标。