1. 课程导入与工程场景

在射频工程中，我们经常遇到一个尴尬的局面：芯片厂商给出的数据手册标称某款低噪声放大器（LNA）在 2.4 GHz 处增益为 18 dB、噪声系数 0.8 dB，但当你把它焊到评估板上、接上矢量网络分析仪（VNA）测出的增益却只有 15.2 dB，噪声系数也恶化到 1.6 dB。这多出来的损耗和噪声究竟来自哪里？是芯片本身不达标，还是测试链路中的夹具、连接器、PCB 走线引入了额外误差？去嵌入（De-embedding）与模型校准（Model Calibration）正是回答这一问题的核心方法论。

一、从芯片到板级：射频测试链路的物理构成

一个典型的射频测试链路从被测器件（DUT）出发，向两侧延伸。以芯片级测试为例，DUT 是裸片上的晶体管或放大器单元，其输入输出通过探针台的金刚石探针接触芯片焊盘。探针本身具有寄生电感与电容，探针与焊盘之间的接触电阻、焊盘下方的硅衬底损耗都会叠加在测量结果中。到了板级，DUT 变成封装后的芯片或模块，信号路径变为：VNA 端口 → 同轴电缆 → 校准面 → SMA 连接器 → 微带线 → 匹配网络 → 芯片引脚。每一段传输线都有特征阻抗不连续点，每一个连接器都有寄生参数，这些“非 DUT”的部分统称为测试夹具（Test Fixture）或寄生网络。

VNA 测量得到的 S 参数矩阵，实际上是 DUT 与夹具级联后的整体响应。如果直接用这个整体响应去提取芯片的等效电路模型，得到的参数必然偏离真实值。去嵌入的目标，就是从整体测量结果中“剥离”夹具的贡献，还原 DUT 本身的 S 参数或等效电路参数。

二、去嵌入与模型校准要解决的核心问题

去嵌入解决的是“测量结果中混入了非 DUT 贡献”的问题。它的数学本质是矩阵运算：将测量得到的 S 参数转换为传输矩阵（T 矩阵或 ABCD 矩阵），然后左乘夹具左侧网络的逆矩阵、右乘夹具右侧网络的逆矩阵，最后再转换回 S 参数。这里有一个关键前提——夹具的 S 参数必须已知。获取夹具 S 参数的方法通常有两种：一是制作与 DUT 结构相同但内部开路或短路的“ dummy”结构，直接测量其 S 参数；二是通过电磁仿真提取夹具的等效电路模型。

模型校准则更进一步。它不仅仅是剥离夹具，还要让提取出的 DUT 模型在宽频带内与测量结果吻合。例如，一个 MOSFET 的小信号等效电路包含栅极电阻 Rg、沟道电阻 Rds、栅源电容 Cgs、栅漏电容 Cgd 等参数。模型校准就是通过优化算法调整这些参数，使模型仿真出的 S 参数与去嵌入后的 S 参数在幅度和相位上同时逼近。校准的评判标准通常用误差函数 E = Σ|S_model(f) - S_deembedded(f)|² 在多个频点上求和，当 E 小于设定阈值（如 -40 dB）时认为校准收敛。

三、典型应用案例

以 5G NR n78 频段（3.3–3.8 GHz）的功率放大器模块测试为例。该模块内部集成了 GaAs HBT 功放管芯、输入输出匹配网络和偏置电路。工程师需要提取功放管芯本身的大信号模型用于 Doherty 架构设计。测试时，模块被焊接在评估板上，评估板的微带线、SMA 连接器和偏置馈电网络构成了夹具。如果不做去嵌入，直接用电评估板整体 S 参数提取管芯模型，会发现模型在 3.5 GHz 处的增益比实际管芯低约 1.2 dB，相位偏差超过 8°。通过 TRL 校准将参考面推到管芯引脚处，再结合夹具的电磁仿真 S 参数进行去嵌入，最终提取的管芯模型在 3.3–3.8 GHz 全频带内幅度误差小于 0.3 dB、相位误差小于 3°。

另一个典型案例是晶圆级探针测试。在 28 nm CMOS 工艺中，射频晶体管的 fT 可达 300 GHz 以上。探针台在 110 GHz 频段测试时，探针的寄生电容和电感会严重扭曲测量结果。此时需要使用专门设计的去嵌入结构（open/short/thru），在片校准后提取探针和焊盘的寄生网络，再从测量结果中剥离，才能得到晶体管本征的 Y 参数和 fT/fmax。

四、学习路线图

本课程共 30 章，按照“基础理论 → 夹具建模 → 去嵌入算法 → 模型校准 → 实战案例”的逻辑展开。前 6 章建立射频网络参数、S 参数与 T 参数转换、校准面与参考面等基础概念；第 7–14 章深入讲解夹具的电磁建模方法、TRL/SOLT 校准技术、以及开路-短路去嵌入、级联去嵌入等经典算法；第 15–22 章聚焦模型校准，包括小信号等效电路参数提取、大信号模型拟合、噪声参数去嵌入与校准；第 23–30 章通过 5G 功放、毫米波相控阵、硅光调制器等实际案例，将前述方法串联为完整的工程闭环。