4. VRM模型与闭环控制对瞬态的影响

在PDN瞬态完整性仿真中，VRM（电压调节模块）并不是一个理想电压源。它由功率级、输出滤波网络和反馈控制环路共同构成，其闭环行为直接决定了负载阶跃发生时PDN的初始响应形状。若把VRM简化为理想源，仿真会严重低估低频段的电压跌落与恢复时间，也无法解释相位裕度不足时出现的振铃与过冲。因此，建立用于瞬态仿真的VRM行为模型，核心是抓住四个参数：环路带宽、相位裕度、输出阻抗与负载调整率。

环路带宽与相位裕度：决定响应速度与稳定性

VRM的反馈环路通常由误差放大器、补偿网络和功率级组成。环路增益穿越0dB的频率称为环路带宽 fc，它近似决定VRM对负载变化的响应速度。带宽越高，VRM越能快速补充电荷，负载阶跃后的电压跌落越小；但带宽受开关频率限制，一般取开关频率的1/10～1/5。相位裕度 PM 是环路增益为0dB时相位的余量，工程上要求 PM ≥ 45°，推荐 50°～60°。相位裕度不足会表现为阶跃响应中的持续振铃，甚至振荡；相位裕度过大则响应迟缓，恢复时间变长。

在行为模型中，VRM闭环输出阻抗 Zout_vrm(f) 可用一个二阶或三阶传递函数近似。一个常用的简化形式是：

Zout_vrm(s) = Rdc * (1 + s/(2*pi*fz)) / (1 + s/(2*pi*fp1)) / (1 + s/(2*pi*fp2))

其中 Rdc 为直流输出阻抗，fz 为零点频率，fp1、fp2 为极点频率。零点用于提升中频段相位，极点用于抑制高频噪声。通过调整这些参数，可以拟合出与实测阻抗曲线一致的闭环输出阻抗。

输出阻抗与负载调整率：稳态与瞬态的桥梁

输出阻抗是VRM闭环控制的核心结果。在低频段，Zout_vrm 近似等于 Rdc，它由反馈增益决定；在中频段，输出电容的ESR和容值开始主导；在高频段，PCB走线与封装电感成为主要贡献。负载调整率 ΔV/ΔI 正是低频输出阻抗的时域体现：当负载电流从 I1 阶跃到 I2，稳态电压变化量 ΔV = Rdc × (I2 - I1)。例如，Rdc = 1 mΩ，负载阶跃 50 A，则稳态跌落约 50 mV。这个值必须在仿真中体现，否则无法评估PDN是否满足芯片的电压容差要求。

建立VRM行为模型的实操路径

在瞬态仿真工具（如SPICE或专用PDN仿真器）中，VRM行为模型通常有两种实现方式：一是用受控源加RC网络拟合输出阻抗；二是用状态空间平均模型。对于PDN瞬态分析，推荐第一种，因为它直接对应阻抗曲线，便于与实测对比。具体步骤是：先根据数据手册或实测得到 Zout_vrm(f) 曲线，提取 Rdc、fz、fp1、fp2；然后在仿真中搭建一个电压控制电流源，其输出电流为 I_load，并联一个由上述传递函数构成的阻抗网络。这样，VRM端口电压 Vvrm = Vref - I_load × Zout_vrm(s)，其中 Vref 为设定电压。

负载调整率则通过直流工作点验证：在仿真中施加缓慢变化的负载电流，观察 Vvrm 的稳态变化，计算 ΔV/ΔI，与 Rdc 对比。若偏差超过10%，说明模型低频段拟合不准，需要重新调整 Rdc 或反馈增益。

闭环控制对PDN响应的影响

VRM闭环控制与PDN去耦网络之间存在明确的频段分工。在环路带宽以下，VRM输出阻抗低，负载电流主要由VRM提供，PDN电容几乎不参与；在环路带宽以上，VRM来不及响应，负载电流由PDN电容提供，此时PDN阻抗决定电压噪声。因此，VRM带宽与PDN电容的谐振频率必须错开，否则会在交界处形成阻抗峰，导致瞬态电压跌落加剧。

相位裕度的影响则体现在时域振铃上。若 PM 低于 40°，负载阶跃后电压会出现明显振荡，振荡频率接近环路带宽。在仿真中，可以通过观察 Vvrm 波形的过冲和振铃次数来判断稳定性。工程上，过冲应小于稳态跌落的20%，振铃在2～3个周期内衰减到10%以内。

仿真结果判读与模型校准

完成VRM行为模型搭建后，需要从三个维度判读仿真结果。第一，看低频稳态跌落是否等于 Rdc × ΔI，若偏差大，检查 Rdc 设置。第二，看中频段电压波形是否出现与环路带宽对应的振铃，若振铃明显，降低 PM 或增加补偿零点。第三，看高频段电压噪声是否由PDN阻抗主导，若VRM模型在高频段仍表现出低阻抗，说明模型阶数不足，需要增加高频极点。

模型校准的实用方法是：先固定PDN网络不变，只改变VRM参数，观察 Vvrm 波形变化。例如，将 fc 从 80 kHz 提高到 120 kHz，负载阶跃后的跌落会减小，但若 PM 同时降到 35°，振铃会加剧。这说明带宽与相位裕度需要折中，不能单独追求高带宽。工程上，通常先保证 PM ≥ 45°，再在开关频率允许范围内尽量提高 fc。

最后，VRM模型不是越复杂越好。对于PDN瞬态仿真，只要模型在 DC～10 MHz 范围内能准确复现输出阻抗的幅频特性，并体现负载调整率与相位裕度的影响，就足以支撑去耦电容选型与布局优化。过度追求开关纹波细节反而会拖慢仿真速度，偏离瞬态完整性分析的核心目标。