1. 课程导入与PDN瞬态问题定义
CPU 是整块主板上电流变化最剧烈的负载之一。以一颗典型的高性能桌面或服务器 CPU 为例，其核心电压 Vcore 通常在 0.8～1.3 V 之间，满载电流可达 100～400 A，而核心内部的时钟门控、指令调度和电源状态切换会让电流在纳秒到微秒尺度上剧烈跳变。例如，一个 200 A 的负载在 1 μs 内从 30% 跃升到 90%，等效电流变化率 di/dt 高达 1.2×10⁸ A/s。供电网络（Power Delivery Network，PDN）必须在如此快的瞬态下把电压维持在 CPU 允许的容差窗口内，否则轻则触发降频、重则导致逻辑误判甚至系统复位。本课程围绕“如何用仿真预测并优化这一过程”展开，本章先建立 PDN 的组成图景、瞬态问题的物理本质，以及仿真在设计与验证流程中的定位。
一、CPU 供电网络的基本组成
从 VRM（电压调节模块）输出端到 CPU 硅片内部的晶体管，电流要经过一条由多种元件串联而成的路径。按电气特性可划分为四段：
- VRM 与体电容段：VRM 通过多相 Buck 变换器把 12 V 或 48 V 转换为 Vcore，其控制环路带宽通常在几十到几百 kHz。VRM 输出端并联大容量体电容（如 470 μF 聚合物电容），负责吸收微秒级以上的慢速负载变化。
- PCB 平面与过孔段：从 VRM 输出到 CPU 封装焊球之间，电流流经铜皮平面和过孔阵列。这段路径的寄生电阻约 0.1～0.5 mΩ，寄生电感约 50～300 pH，是直流压降和低频阻抗的主要来源。
- 封装段：CPU 封装基板上的电源平面、过孔和焊球构成另一段寄生网络，电感量约 10～100 pH，同时封装内常集成硅电容（MIM 或深沟槽电容）以就近提供高频电流。
- 片上段：硅片上的金属网格、去耦电容和晶体管本身构成最终供电路径，其有效去耦电容在几十到几百 nF 量级，响应时间可达皮秒级。
这四段在频域上各自覆盖不同的阻抗区间，共同决定 PDN 从直流到数百 MHz 的阻抗曲线。仿真的核心任务之一，就是计算这条曲线是否低于目标阻抗 Ztarget。
二、瞬态完整性的核心挑战
PDN 瞬态问题的本质是阻抗与电流变化率的乘积。当负载电流发生阶跃变化 ΔI 时，PDN 上产生的电压波动 ΔV ≈ Z(f)·ΔI。若 Ztarget 设为 1 mΩ，而 ΔI 为 100 A，则允许的电压波动仅 100 mV。实际设计中，这个窗口还要扣除直流压降、纹波和余量，留给瞬态波动的空间往往只有几十毫伏。
更棘手的是，不同频段的电流变化由不同的去耦元件响应。低频段（<100 kHz）由 VRM 闭环调节；中频段（100 kHz～10 MHz）由体电容和 PCB 电容负责；高频段（>10 MHz）则依赖封装内电容和片上电容。如果某一频段的阻抗出现尖峰，对应频率的电流噪声就会在该频段产生显著电压波动。常见的“阻抗峰”出现在电容并联谐振点附近，例如 1 MHz 附近由体电容 ESL 与 PCB 电容形成的并联谐振，若阻尼不足，峰值阻抗可能比目标阻抗高数倍。
此外，CPU 的负载变化并非单一阶跃，而是包含多种模式：C-state 进出引起的微秒级大电流跳变、指令突发引起的纳秒级局部电流尖峰、以及多核同时唤醒造成的叠加效应。仿真需要覆盖这些典型场景，而不是只跑一个理想阶跃。
三、仿真在设计与验证中的定位
PDN 设计通常经历“架构规划—详细设计—样机验证”三个阶段，仿真在每个阶段承担不同角色。架构阶段，仿真用于评估去耦电容的总容量、封装内电容的配置方案以及 VRM 环路带宽的初步目标，输出的是阻抗曲线和所需电容数量级。详细设计阶段，仿真输入具体的 PCB 叠层、平面分割、过孔布局和电容选型，输出的是各频段阻抗是否满足 Ztarget，以及哪些频点存在风险。样机验证阶段，仿真与实测（如 VNA 测阻抗、示波器测负载瞬态）相互对照，用于定位偏差来源并修正模型。
需要强调的是，仿真不能替代实测，但可以在流片和打板之前暴露大部分结构性问题。一个常见的工程做法是：先用仿真确定电容配置和平面结构，再在样机上用实测验证，最后用实测数据反标模型，形成迭代闭环。
四、本课程的学习路径与工程目标
本课程按“建模—分析—优化—验证”的主线展开。前几章建立 PDN 各段的等效电路模型，包括 VRM 小信号模型、电容的 ESR/ESL 频率特性、平面和过孔的寄生参数提取方法。中间章节进入频域阻抗分析和时域瞬态仿真，重点讲解如何设置负载电流波形、如何选择仿真步长和收敛条件、如何从结果中提取电压跌落和恢复时间。后续章节覆盖去耦电容的选型与布局优化、封装与 PCB 的协同设计、以及仿真与实测的对照方法。
学完本课程，你应当能够独立完成以下工程任务：给定 CPU 的负载电流曲线和电压容差要求，计算目标阻抗；搭建从 VRM 到片上的 PDN 仿真模型；识别阻抗曲线中的风险频段并提出去耦或阻尼方案；用瞬态仿真验证最坏情况下的电压波动是否在允许范围内；并能够判断仿真结果与实测偏差的可能原因。这些能力直接对应电源完整性工程师在日常设计中的核心工作内容。