1. 微带线特征阻抗手算与场求解器对比

各位工程师朋友，咱们今天聊聊信号完整性。

先讲个我自己的故事。几年前我负责一款高速数据采集卡，PCB 布局时觉得时钟线走长一点没关系。结果板子回来，眼图一塌糊涂，数据根本锁不住。折腾了两周，最后发现就是那根时钟线反射太大。从那以后，我养成了一个习惯——画板子之前，先算阻抗。

你可能会问：信号完整性到底是什么？

说白了，就是保证信号从驱动端到接收端，波形不走样、时序不跑偏。理想情况下，数字信号就是完美的方波。但现实中的 PCB 不是理想传输线，过孔、拐角、分支、连接器……处处都是“坑”。

1.1 为什么信号完整性很重要？

我见过不少工程师，低速电路随便画，板子也能跑。但到了 GHz 级别，或者哪怕只是几十 MHz 的 DDR 总线，不关注 SI 的话，大概率会翻车。

原因很简单：

• 速率越高，边沿越陡——信号的上升时间越来越短，高频分量越来越丰富，传输线效应越来越明显。
• 集成度越来越高——芯片引脚间距越来越小，走线越来越密，串扰问题越来越突出。
• 电源电压越来越低——噪声容限越来越小，一点点电源纹波就可能让逻辑翻转出错。

我记得有一次帮客户排查一块 FPGA 板，DDR3 读写偶尔出错。查了三天，最后发现是电源平面阻抗过高，导致动态电流时电压跌落超过 5%。嗯，这就是典型的电源噪声引发的 SI 问题。

1.2 信号完整性问题的三个主要来源

SI 问题千变万化，但根源逃不出这三类：反射、串扰、电源噪声。咱们一个一个说。

1.2.1 反射

反射是最常见的 SI 问题。它发生在阻抗不连续的地方。

想象一下：信号在传输线上跑，就像水在管道里流。管道粗细均匀，水流平稳。突然管道变细了，水就会反弹回来。信号也一样——走线阻抗突变，部分能量就会反射回源端。

反射会导致：

• 过冲（overshoot）和欠冲（undershoot）
• 振铃（ringing）
• 台阶效应（staircase effect）

我在项目中遇到过最典型的案例：一根 50Ω 的微带线，中间接了一个过孔，过孔阻抗只有 35Ω。结果眼图闭合了 30%。后来加了个回流地过孔，把阻抗拉回 48Ω，问题解决。

1.2.2 串扰

串扰就是一根线上的信号，干扰了旁边的线。你想想看，PCB 上的走线就像一排平行的天线，高频信号会通过电磁场耦合到相邻走线。

串扰分两种：

• 容性串扰——通过寄生电容耦合，主要影响远端
• 感性串扰——通过互感耦合，主要影响近端

我做过一个 8 层板的项目，DDR 数据线间距只有 3W（线宽的 3 倍）。仿真结果显示，串扰噪声达到了信号摆幅的 15%。后来把间距拉到 5W，串扰降到 5% 以下。

间距	串扰幅度（% of Vdd）	建议场景
2W	20-30%	低速信号，不推荐
3W	10-15%	一般高速信号
5W	3-5%	时钟、敏感信号
≥10W	<1%	射频、差分对

1.2.3 电源噪声

电源噪声往往被忽视，但它其实是很多 SI 问题的“幕后黑手”。

芯片工作时，电流是动态变化的。尤其是 CMOS 电路，翻转瞬间会有一个很大的电流尖峰。如果电源分配网络（PDN）阻抗太高，这个动态电流就会在电源平面上产生电压波动。

电源噪声的影响：

• 导致芯片内部逻辑误翻转
• 影响 PLL 和时钟电路的稳定性
• 通过电源平面耦合到信号线

我记得有一次，一块板子的 USB 3.0 接口总是掉线。示波器一测，电源纹波有 120mV。后来加了几个 0.1μF 和 10μF 的去耦电容，纹波降到 30mV，问题消失。

1.3 本章知识体系总览

下面这张图，把本章的核心逻辑串起来了。你可以把它当作后续学习的“地图”。

1.4 小结

这一章咱们聊了：

• 信号完整性就是保证信号不失真地传输
• 速率越高、电压越低，SI 越重要
• 三大问题：反射、串扰、电源噪声

我个人觉得，理解这三类问题的物理本质，比记住一堆公式更重要。后面的章节，咱们会逐一深入，每个问题都会讲原理、仿真方法、实测技巧和实战案例。