3、Cache基础原理：Cache的作用、组织结构、命中/未命中、写策略（write-through/write-back）

在深入STM32H7的MPU（Memory Protection Unit，存储器保护单元）Cache属性配置之前，我们必须先透彻理解Cache本身的工作机制。Cache是连接高速处理器内核与相对低速的外部存储器（如DDR SDRAM、Flash）之间的“桥梁”，其核心目标是通过空间局部性和时间局部性原理，将频繁访问的数据副本保存在离CPU更近的高速存储介质中，从而减少CPU等待数据的时间。STM32H7系列Cortex-M7内核内置了独立的I-Cache（指令Cache）和D-Cache（数据Cache），且D-Cache支持多种写策略。理解Cache的组织结构、命中/未命中行为以及写策略，是后续配置MPU属性、解决数据一致性（Buffer一致性）问题的理论基础。

Cortex-M7 CPU Core I-Cache 指令缓存 D-Cache 数据缓存 AXI 总线矩阵 互连与仲裁 DDR SDRAM 主存储器 Flash / SRAM 外部存储 写策略：Write-Through / Write-Back 由 MPU 属性寄存器 TEX/C/B 位控制 命中 / 未命中 Tag 比较 + 状态判断

上图展示了STM32H7中Cache在存储体系中的位置。CPU核心通过AXI总线矩阵与I-Cache和D-Cache相连，Cache再通过总线矩阵访问外部存储器。当CPU发起读写请求时，首先在Cache中查找数据；若命中，则直接返回数据，无需访问外部存储器；若未命中，则需要从外部存储器加载数据到Cache中，同时返回给CPU。这一过程对程序员是透明的，但Cache的写策略和一致性维护机制却直接影响系统的正确性。

3.1 Cache的核心作用与性能模型

Cache存在的根本原因是CPU与主存之间的速度差距。在STM32H7中，Cortex-M7内核运行频率可达480MHz甚至更高，而外部DDR SDRAM的访问延迟通常在几十纳秒量级，Flash则更慢。如果每次内存访问都直接访问外部存储器，CPU将花费大量时钟周期等待数据，导致性能急剧下降。Cache通过保存最近访问过的数据副本，使得大部分访问可以在1-2个时钟周期内完成。

Cache的性能可以用平均访问时间（Average Access Time, AAT）来量化：

AAT = Hit_Time + Miss_Rate × Miss_Penalty

其中，Hit_Time是命中时的访问时间（通常为1个时钟周期），Miss_Rate是未命中率，Miss_Penalty是未命中时从主存加载数据到Cache并返回给CPU的总时间。例如，若Hit_Time=1周期，Miss_Rate=5%，Miss_Penalty=20周期，则AAT=1+0.05×20=2周期。若没有Cache，则平均访问时间约为20周期，性能差距可达10倍。

工程启示：在STM32H7中，合理配置MPU的Cache属性（如将关键数据区设置为Write-Back模式）可以显著降低Miss_Penalty的影响。但Cache并非万能，对于数据一致性要求严格的场景（如DMA缓冲区），需要谨慎选择Cache策略，甚至主动进行Cache维护操作（Clean/Invalidate）。

3.2 Cache的组织结构：组相联映射与行（Line）

Cache的组织结构决定了数据如何从主存映射到Cache中。STM32H7的Cortex-M7内核采用组相联（Set-Associative）结构，这是直接映射和全相联的折中方案。以STM32H743的D-Cache为例，其大小为32KB，Cache行（Line）大小为32字节，采用4路组相联结构。

关键参数计算如下：

  • Cache行数 = Cache大小 / 行大小 = 32KB / 32B = 1024行
  • 组数（Set数） = 行数 / 路数 = 1024 / 4 = 256组
  • 索引（Index） = 地址的bit[13:6]（因为2^14=16KB，但这里32KB需要14位地址，实际索引位为bit[13:6]共8位，对应256组）
  • Tag = 地址的高位部分，用于区分同一组内不同行的数据
  • 偏移（Offset） = 地址的bit[4:0]（5位，对应32字节行内偏移）

当CPU访问一个内存地址时，硬件通过以下步骤查找Cache：

  1. 提取地址的Index字段，定位到对应的Cache组。
  2. 在该组的4个路（Way）中，并行比较Tag字段是否匹配。
  3. 若匹配且有效位（Valid）为1，则命中；否则未命中。
地址字段位宽作用示例（32位地址）
Tag19位标识主存中的唯一数据块bit[31:13]
Index8位选择Cache组bit[12:5]（实际为bit[13:6]）
Offset5位行内字节偏移bit[4:0]

这种结构的优势在于：相比直接映射，组相联降低了冲突未命中（Conflict Miss）的概率；相比全相联，硬件实现成本和查找功耗更低。STM32H7的I-Cache和D-Cache均采用此结构，但I-Cache通常不需要写策略，因为指令不会修改。

3.3 命中与未命中：行为分析与性能影响

Cache命中（Hit）意味着所需数据已在Cache中，CPU可以立即获取数据。Cache未命中（Miss）则分为三种类型，每种类型的处理代价和优化方向不同：

  • 强制未命中（Compulsory Miss）：首次访问某数据块时必然发生，因为数据从未被加载过。优化方法：预取（Prefetch）或增大Cache行大小。
  • 容量未命中（Capacity Miss）：工作集大小超过Cache容量，导致数据被替换后再次访问。优化方法：优化数据布局，提高局部性。
  • 冲突未命中（Conflict Miss）：多个地址映射到同一Cache组，导致频繁替换。优化方法：调整数据对齐，或使用不同的Cache策略。

在STM32H7中，未命中的处理流程如下：

  1. CPU发出读请求，地址经AXI总线到达D-Cache控制器。
  2. D-Cache检查Tag和Valid位，发现未命中。
  3. D-Cache向AXI总线矩阵发出读请求，从外部存储器（如DDR）读取整个Cache行（32字节）。
  4. 数据返回后，D-Cache将数据存入对应的Cache行，并更新Tag和Valid位。
  5. CPU获取所需数据，继续执行。
关键注意：未命中时的数据加载是以整个Cache行（32字节）为单位进行的。这意味着即使CPU只需要1个字节，也会从主存读取32字节。这在嵌入式系统中可能引发“伪共享”（False Sharing）问题——多个外设或DMA操作同一Cache行中的不同字节时，会导致不必要的Cache一致性开销。

3.4 写策略：Write-Through与Write-Back的深度对比

写策略决定了CPU执行写操作时，数据何时被更新到主存。这是Cache设计中影响数据一致性和性能的关键决策。STM32H7的D-Cache支持两种写策略，由MPU的TEX、C、B位组合控制。

3.4.1 Write-Through（写直达）

在Write-Through策略下，CPU每次写操作都会同时更新Cache和主存。具体流程为：

  1. CPU发起写请求，地址命中D-Cache。
  2. D-Cache更新对应Cache行的数据。
  3. 同时，D-Cache通过AXI总线将数据写入外部存储器。
  4. 写操作完成，CPU继续执行。

这种策略的优点是实现简单，Cache和主存数据始终一致，无需额外的Cache维护指令。缺点是每次写操作都要访问慢速的外部存储器，写性能较差。在STM32H7中，Write-Through通常配合写分配（Write-Allocate）或非写分配（No-Write-Allocate）使用。非写分配模式下，写未命中时直接写入主存，不加载到Cache；写分配模式下，写未命中时先加载Cache行，再更新数据。

3.4.2 Write-Back（写回）

在Write-Back策略下，CPU写操作只更新Cache，不立即写主存。当Cache行被替换或显式Clean时，才将数据写回主存。流程为：

  1. CPU发起写请求，地址命中D-Cache。
  2. D-Cache更新对应Cache行的数据，并将该行标记为Dirty（脏）。
  3. 写操作完成，CPU继续执行，主存数据暂不更新。
  4. 当该Cache行被替换（Eviction）时，若Dirty位为1，则先将数据写回主存。

Write-Back策略显著减少了写操作的延迟，因为CPU无需等待慢速的主存写入。但代价是Cache与主存数据可能不一致，需要软件或硬件机制保证一致性。在STM32H7中，当DMA外设需要访问CPU修改过的数据时，必须先将Cache中的数据Clean（写回）到主存，否则DMA可能读到旧数据。

对比维度Write-ThroughWrite-Back
写操作延迟高（需等待主存写入）低（仅更新Cache）
主存一致性始终一致可能不一致（Dirty行）
总线带宽消耗每次写都占用仅在替换时占用
硬件复杂度低高（需Dirty位和写回逻辑）
适用场景对一致性要求高、写频率低性能敏感、写频率高
STM32H7典型配置外设寄存器区、DMA缓冲区大块数据缓冲区、代码区

3.5 案例拆解：一个DMA缓冲区的一致性陷阱

假设我们在STM32H7上实现一个以太网数据采集系统，使用DMA将网络数据包从MAC控制器搬运到内存缓冲区，然后CPU对数据进行解析。初始配置如下：

// 缓冲区定义（位于D3域SRAM）
uint8_t rx_buffer[2048] __attribute__((section(".sram_d3")));

// MPU配置为Write-Back, Write-Allocate
MPU_ConfigRegion(REGION_0, 
                 (uint32_t)rx_buffer, 
                 ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 1, 1, 0, 0, 0));

系统运行后，发现网络数据包解析错误，数据内容随机出现“脏”数据。通过调试发现，DMA写入rx_buffer后，CPU读取时部分数据是旧值。原因分析：

  1. DMA将数据写入外部存储器（或SRAM），但该地址在D-Cache中已有旧数据副本（Dirty行）。
  2. CPU读取rx_buffer时，D-Cache命中，返回的是旧数据，而非DMA写入的新数据。
  3. 由于配置为Write-Back，DMA写入的数据并未更新到Cache中。

解决方案有两种：

  • 方案A（推荐）：将DMA缓冲区配置为Write-Through或Non-Cacheable。这样DMA写入的数据直接可见，CPU读取时不会命中旧Cache行。
  • 方案B：在DMA传输完成后，执行Cache Clean和Invalidate操作：
SCB_CleanDCache_by_Addr((uint32_t*)rx_buffer, sizeof(rx_buffer));
SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buffer, sizeof(rx_buffer));

方案B的代价是每次DMA传输后都需要软件干预，增加了CPU负担，且如果DMA传输频繁，性能损失明显。方案A虽然写性能略低，但避免了复杂的一致性维护，更适合DMA缓冲区场景。

经验总结：在STM32H7中，凡是CPU与外设（DMA、以太网MAC、USB等）共享的数据区域，应优先考虑Write-Through或Non-Cacheable属性。只有在纯CPU内部处理的数据（如算法中间结果）才适合使用Write-Back以获取最佳性能。

3.6 常见误区与总结复盘

在理解Cache基础原理时，工程师常犯以下错误：

  • 误区一：认为Cache是“透明”的，无需关注。实际上，在存在DMA、多核或外设共享内存的系统中，Cache一致性必须由软件显式管理。
  • 误区二：混淆Write-Back与Write-Through的性能差异。Write-Back并非在所有场景下都更快，对于频繁写入且数据不需要立即持久化的场景，Write-Back优势明显；但对于需要实时同步的场景，Write-Through更安全。
  • 误区三：忽视Cache行大小的影响。STM32H7的Cache行大小为32字节，如果数据结构小于32字节且频繁访问，会导致Cache利用率下降，甚至引发伪共享问题。
  • 误区四：未命中时盲目使用Cache维护指令。频繁执行Clean/Invalidate操作会严重降低性能，应通过合理的MPU配置从根源上避免一致性问题。
← 上一章 📖 返回目录 下一章 →