VIP20
本课程属于：016-STM32H7端侧AI推理优化 工业控制与工业互联网 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

STM32H7 DCache、ICache配置对推理性能影响分析

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程适用人群 · STM32H7在边缘推理中的定位
课程导入学习目标
02
STM32H7内存架构基础
Cortex-M7内核 · 总线矩阵 · SRAM分区
STM32H7内存架构基础
03
Cache基础概念
Cache的工作原理 · 命中与未命中 · 行大小
Cache基础概念
04
ICache与DCache的区别
指令缓存与数据缓存的独立结构 · 各自的作用 · 对推理中代码与数据访问的不同影响
ICacheDCache
05
STM32H7 Cache配置寄存器
CCR · CACR · DCache/ICache使能位
STM32H7Cache
06
Cache维护操作
Clean · Invalidate · Clean&Invalidate操作
Cache维护操作
07
内存属性与Cache策略
MPU配置 · 内存区域属性（Normal · Device
Cache内存属性
08
推理工作负载特征分析
卷积 · 全连接 · 激活函数等算子的内存访问模式
推理工作负载特征…卷积
09
DCache对推理性能的影响
数据缓存命中率对卷积/矩阵运算速度的… · 未命中惩罚 · 如何通过数据布局提升命中率
DCache对推理性能的影响
10
ICache对推理性能的影响
指令缓存对循环展开 · 函数调用 · 权重加载等代码执行效率的影响
ICache对推理性能的影响
11
Cache与DMA的协同
DMA传输与Cache一致性 · 使用DMA搬运推理数据时如何维护Ca… · 避免数据陈旧
CacheDMA
12
Cache与外部存储器（SDRAM/QSPI）交互
外部存储器访问延迟 · Cache如何缓解延迟 · 配置注意事项
CacheSDRAM/QSPI
13
推理框架中的Cache使用
CMSIS-NN · TensorFlow Lite Mi… · 默认配置与优化空间
Cache推理框架
14
性能测量方法
使用DWT计数器 · SysTick · 外部示波器/逻辑分析仪测量推理时间
性能测量方法DWT
15
Cache配置对推理延迟的影响实验
设计对比实验（使能/禁用DCache · ICache） · 记录推理时间
Cache配置对推理延迟的…
16
Cache配置对推理吞吐量的影响
批量推理场景下Cache配置对每秒推… · 多任务切换时的Cache行为
Cache配置对推理吞吐量…
17
Cache配置对功耗的影响
Cache命中率与功耗关系 · 低功耗模式下的Cache策略 · 动态电压频率调节（DVFS）与Cac…
Cache配置对功耗的影响
18
常见问题与调试
Cache一致性问题导致推理结果错误 · 数据未对齐 · MPU配置错误
常见问题调试
19
实战案例1
基于STM32H7的CNN图像分类推…
实战案例1STM32H7
20
实战案例2
目标检测模型（如YOLO-Lite）…
实战案例2YOLO-Lite
21
实战案例3
语音唤醒词识别模型（如DS-CNN）…
实战案例3DS-CNN
22
实战案例4
Transformer类模型（如Mo…
实战案例4Transformer
23
Cache与RTOS集成
FreeRTOS/ThreadX下多… · 任务切换时的Cache刷新策略
CacheRTOS
24
Cache与编译器优化
编译器选项（-O3 · -funroll-loops） · 内存对齐属性
Cache编译器优化
25
Cache与数据预取
硬件预取 · 软件预取（PLD指令） · 在推理循环中如何利用预取提升Cach…
Cache数据预取
26
Cache与多核/异构处理
STM32H7双核（Cortex-M… · 共享内存的Cache维护 · 核间通信
Cache多核
27
高级调优技巧
Cache锁定（Lockdown） · Cache分区 · 关键代码/数据常驻Cache
高级调优技巧Cache
28
性能与准确性的权衡
Cache优化是否影响推理精度 · 量化与Cache配置的相互作用 · 如何平衡
性能准确性的权衡
29
综合项目
设计一个完整的STM32H7推理系统 · 从需求分析 · Cache配置
综合项目STM32H7
30
课程总结与进阶方向
回顾核心知识点 · 常见误区 · 未来STM32H7新特性（如L1/L…
课程总结进阶方向