VIP20

本课程属于：016-STM32H7端侧AI推理优化 工业控制与工业互联网 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

STM32H7外部SDRAM运行TinyML模型性能测试

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程适用人群 · 整体学习路径

课程导入学习目标

STM32H7系列概览

H7芯片架构 · Cortex-M7内核特性 · 时钟系统

STM32H7系列概览

外部SDRAM基础

SDRAM工作原理 · 常见型号与规格 · STM32H7的FMC控制器配置

TinyML定义 · 典型应用场景 · 模型量化（INT8/FP16）

开发环境搭建

STM32CubeIDE · STM32CubeMX配置 · 交叉编译工具链

开发环境搭建STM32CubeIDE

STM32CubeMX配置外部SDRAM

FMC引脚分配 · 时序参数计算 · 内存映射区域

STM32CubeMXSDRAM

链接脚本与内存布局

修改链接脚本将外部SDRAM映射为可… · 堆栈与数据段分配 · 启动文件调整

链接脚本内存布局

在SDRAM中运行代码

将代码段或数据段重定位到SDRAM · 启动流程修改 · 性能影响初步分析

SDRAM运行代码

TinyML模型部署流程

模型训练与量化（TensorFlow… · 模型转换为C数组 · 集成到STM32工程

TinyML模型部署流程

TensorFlow Lite Micro在STM32H7上的移植

TFLM运行时环境搭建 · 内存分配器配置 · 算子支持与优化

模型推理性能测试方法

使用DWT周期计数器 · SysTick定时器 · GPIO翻转测量推理时间

模型推理性能测试…DWT

SDRAM与内部RAM性能对比

分别从内部RAM和外部SDRAM运行… · 对比推理时间 · 功耗和稳定性

内存带宽与延迟分析

SDRAM读写带宽 · 总线仲裁 · Cache配置（D-Cache/I-…

内存带宽延迟分析

Cache一致性处理

SDRAM区域Cache使能策略 · Clean/Invalidate操作 · DMA与CPU共享数据时的注意事项

Cache一致性处理

模型优化技巧

算子融合 · 内存复用 · 量化感知训练

模型优化技巧算子融合

案例实战一

图像分类模型（如MobileNetV…

案例实战一MobileNetV

案例实战二

语音关键词识别模型（如DS-CNN）…

案例实战二DS-CNN

案例实战三

异常检测模型（如Autoencode…

案例实战三Autoencode

性能测试结果分析

如何解读推理时间 · 吞吐量 · 内存占用

性能测试结果分析如何解读推理时间

常见问题与调试

SDRAM初始化失败 · HardFault · 数据错乱

常见问题调试

优化SDRAM访问效率

突发传输 · 页策略 · FMC时序微调

多模型切换与动态加载

从SDRAM动态加载不同模型 · 实现模型热切换与资源管理

多模型切换动态加载

低功耗设计

结合STM32H7的低功耗模式 · 在SDRAM运行模型时的功耗优化策略

低功耗设计STM32H7

实时性保障

中断优先级 · RTOS集成 · 任务调度对推理实时性的影响

实时性保障断优先级

性能基准测试工具

使用STM32CubeMonitor · PerfCounter · 自定义脚本自动化测试

性能基准测试工具STM32CubeMon…

与外部NOR Flash对比

SDRAM与外部Flash运行模型的…

设计一个完整的TinyML应用（如手… · 在SDRAM中运行并完成性能评估

综合项目TinyML

核心知识点回顾 · 常见误区 · 性能优化最佳实践总结

课程总结核心知识点回顾

拓展与进阶

探索STM32H7的MIPI-DSI · LTDC等外设与TinyML结合 · 以及边缘AI发展趋势

结课测试与项目答辩

综合测试题 · 项目展示要求 · 评估标准与反馈建议

结课测试项目答辩