3、外部SDRAM基础：SDRAM工作原理、常见型号与规格、STM32H7的FMC控制器配置、SDRAM初始化时序与读写测试

在嵌入式AI领域，STM32H7系列微控制器凭借Cortex-M7内核与高达480MHz的主频，具备了运行轻量级TinyML模型的计算能力。然而，模型权重、中间激活值以及推理缓冲区往往需要数百KB乃至数MB的存储空间，芯片内部RAM（通常为512KB~1MB）在复杂模型面前捉襟见肘。外部SDRAM凭借其大容量、低成本、高带宽的特性，成为扩展STM32H7内存的首选方案。本章将深入剖析SDRAM的工作原理、选型要点、STM32H7的FMC控制器配置方法、初始化时序以及读写验证策略，为后续在外部SDRAM上部署TinyML模型打下坚实的存储基础。

上图展示了SDRAM从物理结构到STM32H7 FMC控制器，再到初始化流程的完整链路。SDRAM内部由多个Bank组成，每个Bank是一个二维存储阵列，通过行地址和列地址交叉定位存储单元。由于SDRAM使用电容存储数据，必须周期性刷新以防止数据丢失。STM32H7的FMC控制器负责将AHB总线协议转换为SDRAM所需的命令时序，包括激活、读写、预充电和刷新等操作。理解这条链路是配置和调试外部SDRAM的前提。

3.1 SDRAM工作原理与核心特性

核心原理：电容存储与行列寻址

SDRAM（Synchronous Dynamic Random Access Memory）的每个存储单元由一个晶体管和一个电容组成。电容充电代表逻辑"1"，放电代表逻辑"0"。由于电容存在漏电现象，SDRAM必须在数据有效期内（通常为64ms）对所有行执行一次刷新操作。SDRAM的"同步"特性体现在其所有操作都与外部时钟（SDCLK）对齐，这使得控制器能够精确预测数据输出的时序。

SDRAM的寻址过程分为两个阶段：首先通过行地址选通（RAS）激活指定行，然后通过列地址选通（CAS）选择该行中的具体列。这种行列复用机制大幅减少了地址引脚数量。例如，一个4M×16bit的SDRAM拥有13根地址线（A0-A12），通过分时复用可寻址8192行×512列×4Bank的存储空间。

常见型号与规格对比

选择SDRAM型号时，需重点关注三个参数：容量、位宽和速度等级。对于TinyML应用，建议选择16bit位宽、容量不低于16MB的型号，以满足模型权重和中间缓冲区的存储需求。速度等级通常以ns为单位标注（如-6、-7），数值越小速度越快。STM32H7的FMC控制器最高支持SDRAM时钟为HCLK/2，在HCLK=400MHz时可达200MHz，但实际受PCB走线和SDRAM本身速度等级限制。

SDRAM关键时序参数

SDRAM的时序参数直接决定了FMC控制器的配置值。最重要的参数包括：TRCD（RAS到CAS延迟）、TRP（预充电周期）、TRC（行周期时间）、TMRD（模式寄存器加载延迟）以及刷新周期。这些参数在SDRAM数据手册中以ns为单位给出，FMC控制器需要将这些时间转换为以SDCLK周期为单位的计数值。

// 以W9825G6KH为例，SDCLK=100MHz（周期10ns）
// 数据手册参数：TRCD=20ns, TRP=20ns, TRC=65ns, TMRD=2CLK
// FMC配置值计算：
// FMC_TRCD = ceil(20ns / 10ns) = 2
// FMC_TRP  = ceil(20ns / 10ns) = 2
// FMC_TRC  = ceil(65ns / 10ns) = 7
// FMC_TMRD = 2

3.2 STM32H7的FMC控制器配置

FMC控制器架构与引脚映射

STM32H7的FMC（Flexible Memory Controller）支持多种存储器类型，其中SDRAM控制器专为同步动态随机存储器设计。FMC将AHB总线请求转换为SDRAM命令，并管理刷新操作。关键引脚包括：SDCLK（时钟输出）、SDNE（片选）、SDNWE（写使能）、SDCKE（时钟使能）、A[12:0]（地址总线）、D[15:0]（数据总线）以及BA[1:0]（Bank选择）。

在STM32H7系列中，FMC SDRAM接口通常映射到以下GPIO端口：地址线A0-A12分布在PF0-PF2、PG0-PG2等引脚，数据线D0-D15分布在PE7-PE15、PD14-PD15等引脚。具体引脚映射需参考对应型号的引脚定义表。配置时需将相关GPIO设置为复用功能（AF12），并配置适当的推挽输出、高速模式。

FMC SDRAM初始化配置步骤

1. 使能GPIO时钟和FMC时钟：通过RCC寄存器使能GPIOA-K、FMC的AHB时钟。
2. 配置GPIO复用功能：将所有FMC相关引脚设置为复用模式，并选择合适的输出速度（建议High Speed）。
3. 配置FMC SDRAM时序寄存器：设置FMC_SDTR1寄存器中的TMRD、TRCD、TRP、TRC等参数。
4. 配置FMC SDRAM控制寄存器：设置FMC_SDCR1寄存器中的列地址位数、行地址位数、数据总线宽度、CAS延迟等。
5. 执行初始化命令序列：通过FMC_SDCMR寄存器发送预充电、自动刷新、加载模式寄存器等命令。
6. 配置刷新计数器：设置FMC_SDRTR寄存器中的刷新周期计数值。

// 使用STM32CubeMX生成的初始化代码片段（HAL库）
void SDRAM_Init(void) {
  FMC_SDRAM_TimingTypeDef Timing = {0};
  FMC_SDRAM_CommandTypeDef Command = {0};
  
  // 时序配置（SDCLK=100MHz）
  Timing.LoadToActiveDelay = 2;      // TMRD
  Timing.ExitSelfRefreshDelay = 7;   // TXSR
  Timing.SelfRefreshTime = 4;        // TRAS
  Timing.RowCycleDelay = 7;          // TRC
  Timing.WriteRecoveryTime = 2;      // TWR
  Timing.RPDelay = 2;                // TRP
  Timing.RCDDelay = 2;               // TRCD
  
  // 控制配置
  sdramHandle.Instance = FMC_SDRAM_DEVICE;
  sdramHandle.Init.SDBank = FMC_SDRAM_BANK1;
  sdramHandle.Init.ColumnBitsNumber = FMC_SDRAM_COLUMN_BITS_NUM_8;
  sdramHandle.Init.RowBitsNumber = FMC_SDRAM_ROW_BITS_NUM_12;
  sdramHandle.Init.MemoryDataWidth = FMC_SDRAM_MEM_BUS_WIDTH_16;
  sdramHandle.Init.CASLatency = FMC_SDRAM_CAS_LATENCY_2;
  sdramHandle.Init.SDClockPeriod = FMC_SDRAM_CLOCK_PERIOD_2;
  sdramHandle.Init.ReadBurst = FMC_SDRAM_RBURST_DISABLE;
  sdramHandle.Init.WriteBurst = FMC_SDRAM_WBURST_DISABLE;
  
  HAL_SDRAM_Init(&sdramHandle, &Timing);
  
  // 发送初始化命令序列
  Command.CommandMode = FMC_SDRAM_CMD_CLK_ENABLE;
  HAL_SDRAM_SendCommand(&sdramHandle, &Command, 1);
  // ... 后续命令序列
}

初始化时序详解

SDRAM上电后需要遵循严格的初始化序列：首先提供稳定的时钟并等待至少100μs，然后发送空操作命令，接着执行预充电（所有Bank）、至少两次自动刷新命令，最后加载模式寄存器。模式寄存器设置CAS延迟、突发长度和突发类型。对于STM32H7的FMC，建议设置突发长度为1（即非突发模式），以简化时序并避免数据对齐问题。

3.3 SDRAM读写测试与验证

测试策略：从底层到应用

完成SDRAM初始化后，必须进行系统性的读写测试，以验证硬件连接、时序配置和内存映射的正确性。测试应分层进行：第一层为数据线完整性测试，第二层为地址线连通性测试，第三层为全地址范围的数据保持测试。

实战案例：TinyML模型部署前的SDRAM验证

在某工业视觉检测项目中，需要在STM32H743上运行一个量化后的物体检测模型，模型权重约1.2MB，中间激活缓冲区需要约800KB。内部RAM仅有1MB，因此必须使用外部32MB SDRAM。在完成硬件焊接后，首次上电测试发现系统频繁进入HardFault。

排查过程：首先通过调试器读取FMC_SDSR寄存器，发现SDRAM状态正常。随后执行数据线测试，写入0xAAAA后读回0xAAAA，数据线正常。执行地址线测试时，发现地址0x000000和0x100000读回相同数据，表明A20地址线可能存在虚焊。使用示波器测量A20引脚波形，发现信号幅度仅1.8V（正常应为3.3V），确认是焊接不良导致。

解决方案：对A20引脚进行补焊后，地址线测试通过。随后进行全范围测试，发现地址0x200000-0x200100区域存在偶发错误，进一步检查发现该区域对应的数据线D8存在串扰。通过调整PCB走线间距并增加地线隔离，问题解决。

复盘经验：SDRAM调试必须遵循"先数据线、再地址线、后存储单元"的顺序。数据线问题通常表现为固定位错误，地址线问题表现为地址重叠，存储单元问题则表现为随机错误。使用调试器读取内存时，建议使用32位访问模式以加快测试速度，但最终验证需使用16位访问模式以匹配实际总线宽度。

3.4 常见误区与设计建议

误区一：忽略刷新周期对实时性的影响

SDRAM的刷新操作会占用总线周期，导致访问延迟增加。在TinyML推理过程中，如果频繁访问SDRAM，刷新操作可能造成推理时间抖动。建议将刷新计数器设置为略高于最低要求（如64ms刷新周期内设置8192次刷新），以平衡数据保持可靠性和性能开销。

误区二：未考虑内存对齐与缓存一致性

STM32H7的Cortex-M7内核具有D-Cache和I-Cache。当使用SDRAM作为数据存储时，必须注意缓存一致性问题。如果DMA外设直接访问SDRAM，而CPU通过Cache访问同一区域，可能导致数据不一致。解决方案包括：将SDRAM区域配置为不可缓存（通过MPU设置），或在DMA传输前后执行Cache清理/无效化操作。

误区三：忽视电源完整性与信号完整性

SDRAM对电源噪声敏感，尤其是VDD和VDDQ引脚。建议在SDRAM电源引脚附近放置100nF和10μF去耦电容。对于高速信号线（SDCLK、D[15:0]），应保持等长布线，误差控制在±50mil以内。SDCLK信号应使用串联电阻（22Ω-33Ω）以抑制反射。

通过本章的学习，读者应掌握SDRAM的工作原理、选型方法、FMC配置流程以及系统性的测试验证策略。在下一阶段的TinyML模型部署中，SDRAM将作为模型权重和中间数据的主要存储介质，其稳定性和性能直接影响推理结果的准确性和实时性。建议在实际项目中，将SDRAM初始化代码封装为独立模块，并加入超时保护和错误上报机制，以提高系统的鲁棒性。