📚 课程目录第2章嵌入式系统基础

嵌入式系统基础：微控制器、内存、外设、实时性约束，以及TinyML对硬件的要求

在进入TinyML模型推理代码结构设计之前，我们必须先建立对嵌入式系统硬件平台的清晰认知。TinyML的本质，是在资源极度受限的微控制器（MCU）上运行机器学习推理，这与在服务器或移动端部署AI有着本质区别。本章将系统梳理嵌入式系统的核心组成——微控制器、内存、外设与实时性约束，并在此基础上提炼出TinyML对硬件平台的具体要求。理解这些底层机制，是后续设计高效推理代码、合理分配内存、优化功耗与延迟的基石。

2.1 微控制器：TinyML的计算核心

微控制器（MCU）是TinyML部署的物理载体。与PC或手机中的应用处理器不同，MCU将处理器核心、存储器、可配置输入输出外设集成在单一芯片上，强调低成本、低功耗与高可靠性。在TinyML场景中，我们最常接触的是基于ARM Cortex-M系列或RISC-V架构的MCU，例如STM32F4系列、Nordic nRF52840、ESP32-S3等。

MCU的算力通常以主频（MHz）和指令集特性来衡量。Cortex-M4/M7系列支持DSP指令和可选的浮点单元（FPU），这对矩阵乘法和卷积运算有显著加速作用；Cortex-M33则增加了TrustZone安全扩展。RISC-V架构的MCU（如E203内核）也在快速崛起，其开源特性为定制化指令扩展提供了可能。在TinyML推理中，我们关注的核心指标包括：

算力上限：通常以MMAC/s（每秒百万乘累加操作）表示，例如Cortex-M7 @ 400MHz 可提供约 800 MMAC/s 的峰值算力。
指令集支持：SIMD（单指令多数据）指令、DSP扩展、FPU是否支持，直接决定量化模型和浮点模型的推理效率。
功耗特性：活跃功耗与睡眠功耗的比值，决定了电池供电设备的续航能力。

选型经验：对于TinyML视觉或音频任务，建议优先选择带FPU和DSP指令的Cortex-M4/M7/M33内核MCU。如果仅做简单的传感器分类（如异常检测），Cortex-M0+级别的低功耗MCU可能更合适，因为其静态功耗极低。

2.2 内存层次结构：Flash、SRAM与寄存器

嵌入式系统的内存架构与PC有本质区别。TinyML模型推理涉及三种关键存储介质，理解它们的特性是优化内存占用的前提。

存储类型	容量范围	访问速度	掉电保持	TinyML中的角色
Flash	256KB ~ 2MB	慢（~50ns读）	是	存储模型权重、推理代码、常量表
SRAM	64KB ~ 512KB	快（~5ns读）	否	存储输入/输出张量、中间激活值、堆栈
寄存器	16~32个通用寄存器	极快（1周期）	否	运算中间结果、循环计数器、指针

在TinyML推理中，SRAM是最稀缺的资源。一个典型的1D卷积神经网络模型，若输入为128个浮点数，第一层卷积的激活输出可能就需要 128×32×4字节 = 16KB 的SRAM。而许多MCU的总SRAM仅有64KB，这意味着我们必须精心设计内存复用策略。Flash容量则主要约束模型大小——一个MobileNetV1量化模型约需 4.7MB 存储，这远超普通MCU的Flash容量，因此TinyML模型通常被压缩到 100KB~500KB 范围内。

关键风险：在推理过程中，如果SRAM不足，系统会尝试使用堆（Heap）动态分配内存，这可能导致内存碎片化，甚至触发HardFault异常。TinyML工程中应尽量避免动态内存分配，全部使用静态分配。

2.3 外设与数据通路：传感器到推理引擎的桥梁

TinyML系统的价值在于处理真实世界的信号，因此外设接口的设计直接影响数据采集的质量与效率。典型的外设包括：

ADC（模数转换器）：将麦克风模拟信号、光敏电阻电压等转换为数字量。分辨率（12位/16位）和采样率（最高几Msps）决定了输入数据的精度。
SPI/I2C：连接数字传感器（如IMU、温湿度传感器），通常以中断或DMA方式传输数据。
DMA（直接内存访问）：允许外设数据直接写入SRAM，无需CPU干预，这对连续采样（如音频流）至关重要。
GPIO与定时器：用于触发传感器采集、控制执行器，以及生成精确的时间戳。

在TinyML推理链路中，数据通路的典型流程为：传感器 → 外设接口（SPI/I2C/ADC） → DMA搬运 → SRAM缓冲区 → 预处理（滤波/归一化） → 推理引擎 → 输出决策 → 执行器控制。这条链路的瓶颈往往不在推理本身，而在数据搬运的带宽和延迟。例如，一个 16kHz 采样率、16位精度的音频流，每秒产生 32KB 数据，如果使用CPU逐字节搬运，将占用大量算力；而使用DMA则几乎不消耗CPU资源。

  工程实践：在STM32平台上，配置ADC为连续扫描模式，配合定时器触发和DMA循环缓冲区，可以实现无CPU干预的连续音频采样。采样数据直接以环形缓冲区形式存放在SRAM中，推理任务在缓冲区半满时被唤醒处理，这种设计将CPU负载降低了80%以上。

2.4 实时性约束：推理延迟与功耗的平衡

实时性并非指“速度快”，而是指系统能够在规定的时间界限内完成指定任务。TinyML系统通常面临两类实时性约束：

硬实时：如电机控制中的电流环，必须在 10μs 内完成计算，否则系统失控。这类任务通常由MCU内部的专用硬件（如定时器PWM）直接处理，不经过TinyML推理。
软实时：如关键词唤醒、异常检测，推理结果在 50~200ms 内返回即可接受。TinyML推理主要属于此类。

实时性约束直接影响推理代码的设计策略。例如，在音频唤醒词检测中，通常采用“帧滑动”机制：每 20ms 采集一帧音频（320个16位样本），推理引擎需要在这 20ms 内完成一次模型推理。如果推理耗时超过 20ms，则会出现数据丢失或延迟累积。因此，我们需要精确测量推理耗时，并预留至少 30% 的余量。

功耗与实时性是一对矛盾。提高主频可以缩短推理时间，但功耗呈指数上升。TinyML的典型策略是：低主频长运行 vs 高主频短突发。对于周期性唤醒的任务（如每5秒检测一次环境温度），采用“深度睡眠 + 快速唤醒 + 高主频推理 + 立即睡眠”的模式，平均功耗可降低至微安级别。

常见误区：初学者往往只关注推理延迟，而忽略了中断响应时间。在TinyML推理过程中，如果频繁发生中断（如UART接收中断），会打断推理流程，导致实际完成时间远超理论计算值。建议在推理关键段暂时屏蔽可屏蔽中断，或使用中断优先级分组确保推理不被频繁打断。

2.5 TinyML对硬件的要求总结与选型建议

综合以上分析，TinyML对硬件平台的要求可以归纳为以下五个维度：

维度	最低要求	推荐配置	说明
算力	50 MMAC/s	≥200 MMAC/s	支持DSP指令，最好有FPU
Flash	≥128KB	≥512KB	存储量化模型（INT8）
SRAM	≥32KB	≥128KB	容纳中间激活值
外设	ADC + UART	DMA + SPI/I2C + 多通道ADC	支持传感器数据高效采集
功耗	活跃 < 10mA	睡眠 < 5μA	电池供电场景的关键

在实际选型中，我们还需要考虑开发工具链的成熟度。例如，STM32CubeMX + X-CUBE-AI 提供了从训练模型到MCU部署的完整工具链；TensorFlow Lite Micro 则对 Cortex-M 系列有深度优化。选择生态成熟的平台，可以大幅降低工程开发难度。

  案例拆解：工业振动异常检测系统

  背景与约束：某工厂需要在旋转机械上部署无线振动传感器，要求电池续航≥1年，检测延迟≤200ms，成本≤$15。

  硬件选型：选用 Nordic nRF52840（Cortex-M4F @ 64MHz，1MB Flash，256KB SRAM），板载ADXL357加速度计（SPI接口），使用2节AA电池供电。

  关键参数：振动采样率 4kHz，每帧 256 个样本（64ms），模型为 3 层1D卷积 + 2层全连接，INT8量化后模型大小 48KB，推理耗时 35ms。

  功耗计算：活跃功耗 8mA（推理+采样），睡眠功耗 2μA。工作周期：每10秒采样一次，每次活跃 100ms。平均电流 = (8mA × 0.1s + 0.002mA × 9.9s) / 10s ≈ 0.082mA。2节AA电池容量约 2000mAh，理论续航 ≈ 2000/0.082 ≈ 24390小时 ≈ 2.8年，满足要求。

  风险与复盘：初期使用浮点模型，推理耗时 120ms，且SRAM占用 180KB，导致无法同时缓存两帧数据。改用INT8量化后，推理耗时降至 35ms，SRAM占用降至 64KB。经验：量化不仅是模型压缩手段，更是解决SRAM瓶颈的关键。