首页
›
嵌入式边缘AI与TinyML
›
007-STM32 TinyML模型部署与工程实践
›
《STM32H7 TinyML优化:Cache、DTCM与DMA协同》
VIP20
本课程属于:007-STM32 TinyML模型部署与工程实践
嵌入式边缘AI与TinyML · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
6. STM32H7 TinyML优化:Cache、DTCM与DMA协同
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
了解STM32H7在TinyML中的… · 学习目标 · 课程整体框架与前置知识要求
课程导入
STM32H7
02
STM32H7内存架构概览
掌握Flash · SRAM · DTCM
STM32H7
内存架构概览
03
Cache基础原理
理解Cache的工作机制 · 命中/未命中 · 缓存一致性及在MCU中的重要性
Cache
基础原理
04
STM32H7 Cache配置
学习如何启用和配置I-Cache与D… · 以及相关寄存器与CubeMX设置
STM32H7
Cache
05
DTCM深入解析
掌握DTCM的零等待特性 · 访问限制 · 与通用SRAM的对比及适用场景
DTCM
深入解析
06
DMA基础与工作模式
理解DMA的工作原理 · 传输模式(正常 · 循环
DMA
工作模式
07
STM32H7 DMA控制器
了解DMA1 · DMA2 · MDMA等控制器特性
STM32H7
DMA
08
Cache与DMA的冲突问题
分析DMA访问与Cache数据不一致…
Cache
DMA
09
缓存一致性维护方法
学习使用SCB_Invalidate… · SCB_CleanDCache等AP…
缓存一致性维护方…
SCB
10
DTCM与DMA的协同策略
探讨DTCM不可被DMA访问的限制 · 以及如何通过SRAM中转实现高效协同
DTCM
DMA
11
TinyML模型部署的内存规划
针对典型TinyML模型(如Mobi… · Tiny YOLO)进行内存布局设计
TinyML
模型部署的内存规…
12
权重与激活数据的存储优化
学习将权重放在Flash · 激活放在DTCM或SRAM的优化策略
权重
激活数据的存储优…
13
DMA在TinyML中的应用场景
使用DMA加速数据采集 · 预处理 · 输出传输等环节
DMA
TinyML
14
Cache友好的数据访问模式
设计连续内存访问 · 对齐访问 · 避免伪共享等优化技巧
Cache
友好的数据访问模…
15
实战
基于STM32H7的TFLite M… · 编译环境 · 运行基础推理示例
STM32H7
TFLite
16
实战
内存带宽测量与瓶颈分析:使用定时器 · 性能计数器测量不同内存区域的读写速度
内存带宽测量
瓶颈分析
17
实战
Cache命中率优化实验 · 对比推理延迟变化
Cache
率优化实验
18
实战
DMA搬运传感器数据 · 减少CPU负载
DMA
搬运传感器数据
19
实战
DTCM加速关键计算 · 提升计算速度
DTCM
加速关键计算
20
实战
Cache与DMA协同的完整案例 · 确保数据一致性并提升吞吐
Cache
DMA
21
常见问题
Cache未命中导致推理变慢 · 代码示例与修复策略
常见问题
Cache
22
常见问题
DMA与Cache数据不一致导致推理… · 调试与解决方案
常见问题
DMA
23
常见问题
DTCM使用不当导致HardFaul… · 内存保护设置与正确使用方式
常见问题
DTCM
24
常见问题
多通道DMA冲突与优先级管理
常见问题
DMA
25
进阶
双核(Cortex-M7与Corte…
进阶
Cortex-M7
26
进阶
外部存储器(SDRAM/QuadSP…
进阶
SDRAM/QuadSP
27
进阶
自动代码生成与内存优化工具 · TFLite Micro的优化选项
进阶
自动代码生成
28
综合实战
端到端TinyML应用优化 · 内存规划 · Cache/DMA配置到最终性能调优
综合实战
TinyML
29
性能评估与基准测试
建立统一的评估指标(延迟 · 吞吐 · 功耗)
性能评估
基准测试
30
课程总结与未来展望
回顾核心知识点 · 探讨STM32H7在边缘AI领域的发…
课程总结
未来展望
所属VIP或分类
同VIP:STM32-CubeMX端侧AI模型部署与板级验证
同VIP:STM32-FreeRTOS实时AI推理任务架构
同VIP:STM32-IMU手势识别系统开发与部署