JTAG协议与ARM断点调试管理实战 - 第2节
JTAG 硬件接口：五条信号线详解
做嵌入式调试这么多年，我见过不少工程师拿着 JTAG 调试器，线一接就开始干活。但真遇到信号不稳定、连接不上、或者调试器莫名其妙掉线的时候，很多人就懵了。说白了，就是没搞懂那几根线到底在干什么。
JTAG 的硬件接口其实不复杂。核心信号就五条：TDI、TDO、TCK、TMS、TRST。再加上电源和地，组成了我们常见的 JTAG 连接器。今天我就把这五条线掰开揉碎了讲清楚。
TCK —— 测试时钟
TCK 是 JTAG 的时钟信号，由调试器（主机）驱动。所有 JTAG 操作都同步在 TCK 的上升沿或下降沿上。你可以把它理解成 JTAG 通信的「心跳」。
我个人习惯把 TCK 频率设置在 10MHz 以下。为什么？因为目标板上的走线、连接器、线缆都会引入寄生电容和电感。频率太高，信号反射严重，容易导致 TDO 数据采样出错。我在一个项目中遇到过 TCK 跑到 20MHz 时，调试器每隔几分钟就丢一次同步，最后降到 8MHz 就稳了。
TMS —— 测试模式选择
TMS 控制 JTAG 状态机的跳转。JTAG 内部有一个 16 状态的有限状态机（TAP Controller），每个 TCK 上升沿，TMS 的电平决定状态机下一步往哪走。
你想想看，JTAG 的所有操作——复位、移位、捕获、更新——都是通过 TMS 在 TCK 边沿上「走」出来的。TMS 信号必须满足建立时间和保持时间要求，否则状态机会跑到未知状态去。
嗯，这里要注意：TMS 在 TCK 上升沿被采样。所以调试器必须在 TCK 上升沿之前把 TMS 电平稳定下来。我见过一些廉价调试器，TMS 信号抖动大，导致状态机跳错，整个调试链路就断了。
TDI —— 测试数据输入
TDI 是串行数据输入线。调试器通过 TDI 把指令或数据逐位送入目标芯片的 JTAG 移位寄存器。每个 TCK 上升沿移入一位。
说白了，你想让芯片执行什么 JTAG 指令（比如 BYPASS、IDCODE、SAMPLE/PRELOAD），或者你想往边界扫描链里写数据，都得通过 TDI 送进去。
我记得有一次调试一块 ARM Cortex-M4 芯片，死活读不到 IDCODE。用示波器一抓，发现 TDI 波形上升沿太缓，芯片在 TCK 边沿采样时电平还没稳定。后来在 TDI 上串了个 22Ω 电阻，问题就解决了。
TDO —— 测试数据输出
TDO 是串行数据输出线。芯片通过 TDO 把 JTAG 移位寄存器里的内容送回调试器。每个 TCK 下降沿，TDO 更新数据；调试器在 TCK 上升沿采样 TDO。
这里有个关键点：TDO 是芯片驱动的。如果芯片没上电、没复位、或者 JTAG 接口被禁用，TDO 会处于高阻态。调试器检测不到 TDO 信号，就会报「无法连接目标」。
TRST —— 测试复位（可选）
TRST 是 JTAG TAP 控制器的异步复位信号，低电平有效。拉低 TRST，TAP 控制器立即回到 Test-Logic-Reset 状态。
这个信号是可选的。很多 JTAG 连接器上不接 TRST，而是通过 TMS 连续拉高 5 个 TCK 周期来复位 TAP 控制器。我个人习惯：如果连接器上有 TRST 引脚，我一定接上。为什么？因为硬件复位比软件走状态机复位更可靠，尤其是在芯片刚上电、时钟还不稳定的时候。
我曾经在一个项目中，目标板电源纹波大，上电后 TAP 控制器偶尔会卡在未知状态。TMS 复位方式有时不管用。后来把 TRST 接到调试器的复位输出上，每次连接前先拉低 TRST 再释放，问题再没出现过。
信号时序关系总结
这五条信号线的时序关系，我用一个表格来总结：
| 信号 | 方向 | 采样/更新边沿 | 关键要求 |
|---|---|---|---|
| TCK | 调试器 → 目标 | — | 频率稳定，占空比 40%-60% |
| TMS | 调试器 → 目标 | TCK 上升沿采样 | 建立时间 ≥ 5ns，保持时间 ≥ 2ns |
| TDI | 调试器 → 目标 | TCK 上升沿采样 | 建立时间 ≥ 5ns，保持时间 ≥ 2ns |
| TDO | 目标 → 调试器 | TCK 下降沿更新 | 输出延迟 ≤ 15ns（典型值） |
| TRST | 调试器 → 目标 | 异步（不依赖 TCK） | 低电平脉冲宽度 ≥ 100ns |
常见的 JTAG 连接器：20 针与 14 针
搞清楚了信号线，接下来就是物理连接器。市面上最常见的 JTAG 连接器有两种：20 针（ARM 标准）和14 针（JTAG 标准）。我两种都用过，各有各的适用场景。
20 针 JTAG 连接器（ARM 标准）
这是 ARM 公司推广的标准，也是目前 Cortex-M/A/R 系列开发板上最常见的接口。引脚间距 2.54mm（0.1英寸），两排，每排 10 针。
引脚定义如下：
| 引脚 | 信号 | 说明 | 引脚 | 信号 | 说明 |
|---|---|---|---|---|---|
| 1 | VTREF | 目标板参考电压 | 2 | VSUPPLY | 调试器供电（可选） |
| 3 | nTRST | 测试复位 | 4 | GND | 地 |
| 5 | TDI | 数据输入 | 6 | GND | 地 |
| 7 | TMS | 模式选择 | 8 | GND | 地 |
| 9 | TCK | 时钟 | 10 | GND | 地 |
| 11 | RTCK | 返回时钟（可选） | 12 | GND | 地 |
| 13 | TDO | 数据输出 | 14 | GND | 地 |
| 15 | nSRST | 系统复位（可选） | 16 | GND | 地 |
| 17 | DBGRQ | 调试请求（可选） | 18 | GND | 地 |
| 19 | DBGACK | 调试应答（可选） | 20 | GND | 地 |
注意看，20 针连接器里除了核心的五条信号线，还多了 VTREF、RTCK、nSRST、DBGRQ、DBGACK 这些辅助信号。VTREF 尤其重要——调试器通过它检测目标板的电平（1.8V、3.3V 还是 5V），自动调整 IO 电平匹配。
14 针 JTAG 连接器（传统标准）
14 针连接器是 JTAG 的原始标准，在早期的 ARM7/ARM9 和很多 FPGA 开发板上还能见到。引脚间距也是 2.54mm，两排，每排 7 针。
| 引脚 | 信号 | 说明 | 引脚 | 信号 | 说明 |
|---|---|---|---|---|---|
| 1 | VCC | 电源（3.3V 或 5V） | 2 | GND | 地 |
| 3 | nTRST | 测试复位 | 4 | GND | 地 |
| 5 | TDI | 数据输入 | 6 | GND | 地 |
| 7 | TMS | 模式选择 | 8 | GND | 地 |
| 9 | TCK | 时钟 | 10 | GND | 地 |
| 11 | TDO | 数据输出 | 12 | GND | 地 |
| 13 | nSRST | 系统复位（可选） | 14 | GND | 地 |
14 针连接器去掉了 VTREF、RTCK、DBGRQ/DBGACK 这些辅助信号。调试器无法自动检测目标板电平，所以你得手动确认调试器和目标板的电平匹配。否则，轻则通信不稳定，重则烧坏 IO 引脚。
20 针 vs 14 针：怎么选？
我个人的选择原则很简单：
- 新设计用 20 针——VTREF 自动电平匹配、RTCK 自适应时钟、nSRST 硬件复位，省心。
- 老设备或空间受限用 14 针——引脚少，连接器小，但需要手动确认电平匹配。
- 如果目标板只有 14 针接口，但调试器是 20 针——买个转接板就行，别自己飞线，信号完整性容易出问题。
JTAG 信号连接与调试链路结构
为了让你更直观地理解 JTAG 信号在调试器、连接器和目标芯片之间的流向，我画了一张结构图：
从这张图可以看得很清楚：调试器是主控端，驱动 TCK、TMS、TDI 信号；目标芯片是被控端，通过 TDO 回传数据。连接器是中间的物理桥梁，负责信号传输和电平匹配。TRST 和 nSRST 作为辅助复位信号，确保调试链路在芯片上电或异常时能可靠恢复。
硬件连接避坑清单
最后，我把这些年踩过的坑整理成一份清单，你照着检查，能省不少时间：
- 电平匹配——调试器和目标板的 IO 电平必须一致。20 针接口靠 VTREF 自动检测；14 针接口需要手动确认。
- 地线连接——GND 引脚必须全部接上，不要只接一根。地回路阻抗高会导致信号参考电平漂移。
- 信号线长度——TCK、TMS、TDI、TDO 的走线尽量等长，长度差不要超过 50mm。不等长会导致信号偏斜。
- 上拉/下拉电阻——TMS 和 TDI 建议在目标板上拉（10kΩ 到 VCC），TDO 建议下拉（10kΩ 到 GND）。防止调试器未连接时引脚浮空。
- TRST 处理——如果连接器上有 TRST 引脚，务必接上。如果不用，在目标板上拉（10kΩ 到 VCC），防止误触发复位。
- 线缆质量——不要用杜邦线飞线超过 20cm。长线缆会引入串扰和信号衰减。我习惯用屏蔽扁平线，每根信号线旁边配一根地线。
嗯，硬件接口这部分就讲到这里。信号线搞清楚了，连接器选对了，JTAG 调试的物理基础就扎实了。下一层，我们会进入 JTAG 的状态机——那才是真正控制调试流程的核心。