1. 课程导论：EMC与低功耗的博弈关系、课程目标与学习方法、联合设计思维建立

1.1 一对天生的冤家

做嵌入式这么多年，我见过太多工程师在EMC和低功耗之间左右为难。你想想看，要降低功耗，就得降电压、降频率、关掉不用的模块——可这些操作，往往会让电磁干扰变得更难控制。

为什么会这样？

我举个例子。你为了省电，把MCU从48MHz降到16MHz运行。功耗是降了，可你算过没？这时候电源线上的电流纹波反而更大了，因为DC-DC转换器在轻载下进入了脉冲跳跃模式。纹波一大，辐射就跟着上来。我在一个智能门锁项目里就吃过这个亏——功耗测下来只有30μA，可EMI测试直接超了8dB。

说白了，EMC和低功耗是一对天生的冤家。你压了这头，那头就翘起来。但产品又不能只做一头，对吧？

1.2 为什么需要联合设计

我见过太多项目，硬件团队先闷头做低功耗，等样机出来了再送去EMC实验室。结果呢？一测不过，回来改PCB、加屏蔽、调驱动——功耗又上去了。来回折腾两三轮，项目周期直接翻倍。

其实，这两个问题应该从一开始就绑在一起考虑。我在做一款可穿戴设备时，就尝试了“联合设计”的思路：

• 选型阶段： 同时看芯片的静态功耗和辐射特性
• 原理图阶段： 把去耦电容和负载开关一起规划
• PCB阶段： 电源层分割和低功耗分区同步做
• 测试阶段： 功耗测试和预扫描同时进行

结果呢？EMC一次过，整机功耗比预期还低了5%。这就是联合设计的好处——不是事后补漏，而是从一开始就找到平衡点。

1.3 课程目标：你学完能做什么

这门课不是讲理论，是讲实战。我整理了30个章节，每个章节都对应一个真实项目里会遇到的问题。学完之后，你应该能做到：

能力维度	具体目标	对应章节
诊断能力	能快速定位EMI源头和功耗瓶颈	第2-8章
设计能力	能独立完成低功耗+EMC兼容的电路和PCB	第9-18章
测试能力	能自己搭建预测试环境，减少实验室返工	第19-24章
优化能力	能在不改板的情况下，通过软件和布局调优	第25-30章

1.4 学习方法：别光看，动手做

我讲课有个习惯——每讲一个知识点，都会给一个具体的测试场景。你最好手边有块开发板，跟着我一起测。光看PPT是学不会EMC的，你得亲手摸到那个波形，才知道什么叫“振铃”，什么叫“过冲”。

具体来说，我建议你这样学：

1. 先看再测： 每章先看原理和案例，然后拿示波器或频谱仪验证
2. 记录数据： 我每次都会给一个“预期值”，你测出来如果差太多，说明哪里有问题
3. 复盘对比： 改一个参数，看EMI和功耗怎么变——这个对比过程最有价值
4. 带着问题来： 如果你手头有项目，直接把你的板子拿来测，对照课程找问题

1.5 联合设计思维：一张图说清楚

下面这张图，是我自己总结的联合设计思维框架。你每次做设计前，先过一遍这个流程：

你看，这个框架的核心就一句话：从源头平衡，不事后补漏。每个阶段都同时考虑EMC和功耗，而不是先做A再做B。

1.6 避坑指南：我踩过的几个坑

最后，分享几个我早期踩过的坑，你注意避开：

• 坑一： 我曾经为了省电，把MCU的IO口驱动能力从8mA降到2mA。结果EMI是降了，可通信距离直接缩了一半。后来才知道，驱动能力不够，信号上升沿变缓，接收端误码率飙升。
• 坑二： 我在一个低功耗项目里用了PFM模式的DC-DC。待机功耗确实低，可PFM的开关频率不固定，EMI频谱特别散，很难滤除。后来换成PWM+轻载跳频模式，才平衡下来。
• 坑三： 为了省一个去耦电容，我把电源引脚上的0.1μF省了。结果辐射超标6dB，最后加回去才过。省一个电容省了0.2分钱，EMC整改花了2000块——这笔账你算算。