3. 逻辑分析仪实战：抓取UART/I2C/SPI波形，分析时序异常
做嵌入式调试，手边最趁手的工具，除了示波器，就是逻辑分析仪。示波器看模拟信号，逻辑分析仪看数字时序。说白了，它就是帮你“看见”数据线上到底在传什么。
我刚开始做驱动时，总觉得代码没问题，但设备就是没反应。后来用逻辑分析仪一抓，才发现I2C的时钟线少了一个脉冲。嗯，从那以后，我调任何通信接口，第一件事就是挂上逻辑分析仪看一眼。
3.1 为什么非用逻辑分析仪不可？
你可能会问：串口打印调试不行吗？当然可以，但有些问题，printf根本看不到。
- 时序违规：比如I2C的SCL高电平时间不够，从机不响应。printf看不出来。
- 毛刺干扰：SPI的时钟线上多了一个窄脉冲，数据全错位。printf只能看到错误结果。
- 多设备冲突：两个设备同时拉低总线，波形上能清楚看到“线与”效应。
核心原则：逻辑分析仪抓的是“信号有没有按协议走”，而不是“数据对不对”。协议对了，数据大概率对；协议错了，数据一定错。
3.2 实战准备：工具与连接
我常用的逻辑分析仪是24MHz采样率的入门款，几十块钱，够用。抓UART和I2C，8MHz采样率就够；抓SPI，建议至少16MHz。
| 接口 | 建议最低采样率 | 常用通道数 | 典型异常 |
|---|---|---|---|
| UART | 4×波特率（如115200→约500kHz） | 2（TX, RX） | 波特率不匹配、停止位缺失 |
| I2C | 8×SCL频率（如100kHz→800kHz） | 2（SCL, SDA） | 时钟拉伸、从机ACK丢失 |
| SPI | 16×SCLK频率（如1MHz→16MHz） | 4（SCLK, MOSI, MISO, CS） | 相位/极性错误、CS毛刺 |
连接技巧：地线一定要接！逻辑分析仪的地线和目标板的地线共地，否则抓到的全是噪声。我见过有人没接地线，抓出来的波形像心电图，还以为是芯片坏了。
3.3 UART波形抓取与异常分析
UART是最简单的异步串行协议。抓波形时，重点关注起始位、数据位、停止位的时间宽度。
3.3.1 正常波形长什么样？
以115200波特率、8N1为例：
- 起始位：1位低电平
- 数据位：8位（LSB first）
- 停止位：1位高电平
- 每位宽度 = 1/115200 ≈ 8.68μs
// 发送0x55（二进制01010101），LSB first
// 波形：起始位(0) + 1 0 1 0 1 0 1 0 + 停止位(1)
// 逻辑分析仪上看到的是：低 高 低 高 低 高 低 高 低 高
// 注意：起始位是低，停止位是高3.3.2 常见异常：波特率不匹配
我曾经调试一个GPS模块，串口输出全是乱码。用逻辑分析仪抓TX脚，测量每位宽度是10.4μs，算下来波特率约9600。但代码里配的是115200。说白了，两边对不上。
避坑指南：我曾经在STM32上用了内部RC振荡器，结果串口波特率偏了3%。短时间通信没问题，跑几个小时就丢数据。用逻辑分析仪量一下每位宽度，比看代码靠谱得多。
3.4 I2C波形抓取与异常分析
I2C比UART复杂，有时钟线SCL和数据线SDA。抓波形时，要能识别出起始条件、停止条件、数据字节和ACK/NACK。
3.4.1 正常I2C写操作
以100kHz标准模式为例：
- SCL高电平时，SDA从高变低 → 起始条件
- 发送7位从机地址 + 1位读写位（0为写）
- 从机在第9个SCL周期拉低SDA → ACK
- 发送数据字节，每个字节后跟ACK
- SCL高电平时，SDA从低变高 → 停止条件
3.4.2 常见异常：从机无应答（NACK）
这是最常遇到的问题。从机不拉低SDA，导致主机收不到ACK。原因可能是：
- 地址写错了（7位地址左移1位？很多人搞混）
- 从机还没准备好（比如刚上电还在初始化）
- 总线被其他设备锁死（SDA一直被拉低）
排查技巧：用逻辑分析仪看第9个SCL脉冲时SDA的电平。如果是高电平，就是NACK。这时候检查地址对不对，或者给从机加个延时再试。
3.5 SPI波形抓取与异常分析
SPI是同步全双工，有四根线：SCLK、MOSI、MISO、CS。抓波形时，重点看时钟极性和相位。
3.5.1 时钟极性（CPOL）和相位（CPHA）
| 模式 | CPOL | CPHA | 数据采样边沿 |
|---|---|---|---|
| 模式0 | 0 | 0 | 上升沿采样 |
| 模式1 | 0 | 1 | 下降沿采样 |
| 模式2 | 1 | 0 | 下降沿采样 |
| 模式3 | 1 | 1 | 上升沿采样 |
我遇到过最坑的事：一个SPI Flash芯片，手册上写模式0，但实际必须用模式3才能正常读写。用逻辑分析仪抓一下MISO上的数据，对比两种模式下的采样点，立马就明白了。
3.5.2 常见异常：CS片选毛刺
CS信号在SCLK开始前变低，结束后变高。如果CS上有毛刺（短暂跳变），从机可能误判为一次新的传输，导致数据错位。
避坑指南：我曾经用GPIO模拟SPI的CS，结果GPIO初始化时输出电平不确定，导致CS先高后低再高，产生了一个毛刺。从那以后，我初始化CS时先拉高，再配置GPIO模式，最后才拉低开始传输。
3.6 知识体系：逻辑分析仪调试流程
下面这张图总结了我调试通信接口的完整流程：
3.7 实战案例：I2C总线锁死排查
有一次，一个温湿度传感器在连续读取100次后，突然不再响应。复位后又能正常工作。用逻辑分析仪抓波形，发现SDA线一直为低电平，SCL还在正常翻转。
这就是典型的“总线锁死”。原因是主机在读取数据时，从机拉低SDA表示“忙”，但主机没有及时提供SCL时钟让从机释放总线。
解决办法：给主机加一个超时机制。如果检测到SDA被拉低超过一定时间（比如10ms），就主动产生9个SCL脉冲，让从机释放总线。我后来在代码里加了这功能，再也没遇到过锁死。
3.8 总结：用好逻辑分析仪的三个习惯
- 先看波形，再看代码：遇到通信问题，第一反应不是翻代码，而是挂逻辑分析仪。
- 测量关键参数：每位宽度、边沿时间、ACK/NACK，这些数据比任何调试信息都可靠。
- 保存异常波形：我习惯把异常波形截图保存，标注异常点。下次遇到类似问题，直接对比，省时省力。
逻辑分析仪就像嵌入式工程师的“听诊器”。听诊器能听出心跳是否正常，逻辑分析仪能看出通信是否正常。用好它，很多疑难杂症一眼就能看穿。