嵌入式控制算法调试与排错中断响应延迟分析与通信协议丢包调试 - 第1节

1.1 中断的概念与分类

中断，说白了就是CPU正在干一件事，突然被一个紧急事件打断，转去处理那个事件，处理完再回来接着干。我刚开始做嵌入式那会儿，总觉得中断就是个“函数调用”，后来被坑了几次才明白——它比函数调用复杂得多。

1.1.1 什么是中断

中断是一种硬件机制。外设或者软件通过一个信号，告诉CPU：“停一下，我这有急事”。CPU保存当前上下文，跳转到中断服务程序（ISR）执行，执行完再恢复现场。

你想想看，如果没有中断，CPU就得轮询每个外设——那效率低得没法看。我见过一个项目，用轮询方式处理串口数据，CPU占用率直接飙到80%以上。换成中断后，降到15%。

1.1.2 中断的分类

中断按触发方式、来源、可屏蔽性可以分成好几类。我习惯按下面这个表格来区分：

分类维度	类型	典型例子	特点
触发方式	电平触发 / 边沿触发	GPIO中断、定时器中断	电平触发容易误判，边沿触发更精准
来源	外部中断 / 内部中断	按键中断 / 定时器、DMA	外部中断受噪声影响大
可屏蔽性	可屏蔽中断 / 不可屏蔽中断	IRQ / NMI	NMI常用于电源掉电、看门狗
软件中断	SWI / 系统调用	ARM的SVC指令	用于操作系统上下文切换

嗯，这里要注意：外部中断的消抖处理。我曾经在一个工控项目里，按键中断没做硬件消抖，结果一次按键触发了七八次中断，整个系统逻辑全乱了。

1.2 中断延迟的定义与测量方法

中断延迟，就是从中断信号到达CPU引脚，到CPU开始执行ISR第一条指令之间的时间。这个时间不是固定的，它受很多因素影响。

1.2.1 中断延迟的组成

我拆开来讲，中断延迟由这几部分构成：

1. 硬件延迟：信号从引脚传到中断控制器，再到CPU核心。一般几个时钟周期。
2. 当前指令完成时间：CPU得把当前指令执行完。像除法指令、LDM/STM这种多周期指令，会拖长时间。
3. 上下文保存时间：压栈、保存寄存器。ARM Cortex-M系列硬件自动压栈，快很多。
4. 中断控制器仲裁时间：多个中断同时来，优先级判断需要时间。
5. 高优先级中断抢占：如果当前正在处理更高优先级的中断，那低优先级的中断就得等着。

1.2.2 测量方法

我常用的测量方法有三种，各有优劣：

方法	原理	精度	适用场景
GPIO翻转法	中断触发时拉高GPIO，ISR第一句拉低，用示波器测脉宽	ns级	硬件调试，最直观
定时器捕获法	用定时器捕获中断触发时刻和ISR入口时刻	定时器时钟周期	需要统计分布时
逻辑分析仪法	同时监控中断信号和CPU的取指信号	ns级	深究延迟根因时

我个人习惯用GPIO翻转法。简单、可靠、不依赖调试器。我曾经在一个RTOS项目里，用这个方法发现中断延迟比预期多了30μs，最后查出来是某个驱动里关了全局中断没及时打开。

1.2.3 代码示例：GPIO翻转法测量

// 中断触发时，外部硬件已经拉高了某个GPIO
// ISR中第一件事就是拉低它

void TIM2_IRQHandler(void)
{
    // 清除中断标志
    TIM2->SR = ~TIM_SR_UIF;
    
    // 拉低测量GPIO —— 从这里开始计时结束
    GPIOA->BSRR = GPIO_BSRR_BR_0;
    
    // 实际的中断处理逻辑
    // ...
    
    // 处理完成后拉高，准备下一次测量
    GPIOA->BSRR = GPIO_BSRR_BS_0;
}

用示波器看GPIOA_0的高电平脉宽，就是中断延迟。注意，这个脉宽包含了ISR入口到拉低GPIO的几条指令时间，但通常只有几十ns，可以忽略。

1.3 中断延迟对实时系统的影响

实时系统最怕什么？怕任务超时。中断延迟直接决定了系统对外部事件的响应速度。

1.3.1 硬实时 vs 软实时

我简单分一下：

• 硬实时：中断延迟必须小于某个绝对上限。超过就是系统故障。比如安全气囊触发、电机急停。
• 软实时：中断延迟可以偶尔超标，但平均延迟要低。比如音频播放、数据采集。

你想想看，一个电机控制项目，PWM周期是100μs，如果中断延迟波动超过20μs，电流环的控制精度就崩了。我遇到过最夸张的一次，中断延迟从5μs跳变到80μs，电机直接啸叫。

1.3.2 中断延迟带来的典型问题

问题	表现	根因
数据丢失	串口、SPI数据丢帧	中断来得太晚，硬件FIFO溢出
控制抖动	PWM占空比更新不及时	中断延迟导致控制周期不均匀
任务饿死	低优先级任务一直得不到执行	高优先级中断频繁抢占
看门狗复位	系统反复重启	中断延迟导致主循环喂狗不及时

1.3.3 如何评估中断延迟是否达标

我的做法是三步走：

1. 确定最坏情况：找出系统中可能的最大中断延迟场景。通常是“高优先级中断正在执行 + CPU正在执行最长指令 + 多个中断同时到达”。
2. 实测验证：用GPIO翻转法跑24小时以上，记录最大延迟。
3. 留余量：实测最大延迟必须小于系统要求的延迟上限的70%。比如要求100μs，实测最好不超过70μs。

嗯，这里有个坑：不要只看平均延迟。平均延迟再低，一次最大延迟超标就可能导致系统崩溃。我习惯把最大延迟作为硬指标，平均延迟作为参考。

本章知识结构

下面这张图把中断延迟的核心知识点串起来了：

这张图把中断延迟的三大块——概念、定义、影响——串起来了。你从左边看起，先搞清楚中断是什么、怎么分类；再看中间，理解延迟由哪些部分组成、怎么测；最后看右边，评估它对系统的影响。

我个人建议，刚接触中断延迟的同学，先从GPIO翻转法入手。拿示波器看一眼实际延迟，比看十页理论都管用。我当年就是这么入门的——测了一次才发现，原来理论值和实际值能差那么多。