2. RISC-V指令集架构基础：RV32I基础整数指令集详解、指令编码格式、寄存器约定与ABI、特权架构简介

好，我们正式开始啃指令集这块硬骨头。很多同学一上来就背指令，结果越背越乱。我个人习惯是：先搞懂设计哲学，再看编码格式，最后才是具体指令。这样你看到一条指令，脑子里浮现的是硬件该怎么做，而不是一串二进制。

2.1 RISC-V的设计哲学：少即是多

RISC-V跟ARM、x86最大的区别是什么？说白了，它是个“模块化”的ISA。基础指令集（RV32I）只有不到50条指令，但足够你跑一个完整的操作系统。我在项目中遇到过有人拿RV32I去拼一个AI加速器，结果发现乘法指令都没有——嗯，因为乘法在扩展集M里。

这种设计的好处很明显：

• 基础集固定：所有RISC-V处理器都必须实现RV32I，保证了软件兼容性
• 扩展集可选：M（乘除）、F（单精度浮点）、D（双精度浮点）、C（压缩指令）等，按需添加
• 预留编码空间：给自定义加速器留了专用指令编码区

2.2 指令编码格式：六种基本类型

RISC-V的指令编码非常规整。所有指令都是32位固定长度（压缩指令除外），而且寄存器地址字段的位置是固定的。这意味着什么？你想想看，译码器可以并行提取所有字段，不需要等前面的位解析完。

六种编码格式如下：

格式	用途	典型指令
R-type	寄存器-寄存器操作	ADD, SUB, AND, OR
I-type	立即数操作/加载	ADDI, LW, JALR
S-type	存储操作	SW, SB, SH
B-type	条件分支	BEQ, BNE, BLT
U-type	高位立即数加载	LUI, AUIPC
J-type	无条件跳转	JAL

这里有个细节我特别想强调：所有指令的rs1、rs2、rd字段都在固定位置。比如rs1永远是[19:15]，rd永远是[11:7]。你在FPGA里做译码时，可以直接把这些位连到寄存器文件地址端口，不需要任何条件判断。这个设计在硬件实现上省了不少逻辑资源。

2.3 RV32I核心指令详解

RV32I一共不到50条指令，但覆盖了整数运算、访存、分支、系统调用四大类。我们挑几个重点来讲。

2.3.1 整数运算指令

这部分包括ADD、SUB、AND、OR、XOR、SLL、SRL、SRA等。所有运算都在通用寄存器之间进行，没有直接操作内存的算术指令。

// 典型R-type指令格式
ADD rd, rs1, rs2    // rd = rs1 + rs2
SUB rd, rs1, rs2    // rd = rs1 - rs2
SLL rd, rs1, rs2    // rd = rs1 << rs2[4:0]

注意SLL的移位量只取rs2的低5位，因为RV32I的寄存器是32位的。我在做FPGA原型时，曾经在这里踩过坑——移位量大于31时，结果直接变成0，但规范里写的是“行为未定义”。嗯，所以写编译器的人一般会帮你处理好，但你自己写汇编时一定要小心。

2.3.2 访存指令

访存指令只有两种：加载（LW、LH、LB、LHU、LBU）和存储（SW、SH、SB）。所有访存地址必须是基址寄存器+12位有符号立即数。

// 加载指令示例
LW rd, offset(rs1)   // 从地址 rs1+offset 加载32位到rd
LB rd, offset(rs1)   // 加载8位，符号扩展到32位
LBU rd, offset(rs1)  // 加载8位，零扩展到32位

// 存储指令示例
SW rs2, offset(rs1)  // 将rs2的低32位存入地址 rs1+offset

2.3.3 分支与跳转指令

条件分支指令（BEQ、BNE、BLT、BGE、BLTU、BGEU）采用B-type编码，跳转目标地址是PC+立即数。无条件跳转JAL和JALR则用于函数调用和返回。

// 分支指令示例
BEQ rs1, rs2, label  // if(rs1 == rs2) PC += offset
BLT rs1, rs2, label  // if(rs1 < rs2) PC += offset (有符号比较)

// 跳转指令示例
JAL rd, label        // rd = PC+4; PC += offset (函数调用)
JALR rd, rs1, offset // rd = PC+4; PC = rs1 + offset (函数返回)

这里有个有意思的设计：JAL把返回地址存到rd里，而RISC-V的调用约定里rd通常是ra（x1）。所以函数调用就是`JAL ra, func`，返回就是`JALR zero, ra, 0`。简洁吧？

2.4 寄存器约定与ABI

RISC-V有32个通用寄存器（x0~x31），每个都是32位宽。但硬件上只有x0是特殊的——它永远读回0，写入被忽略。其他寄存器在硬件上完全一样，区别只在于软件约定。

寄存器	ABI名称	用途	是否被调用者保存
x0	zero	硬连线0	-
x1	ra	返回地址	否
x2	sp	栈指针	是
x3	gp	全局指针	-
x4	tp	线程指针	-
x5-x7	t0-t2	临时寄存器	否
x8-x9	s0-s1	保存寄存器	是
x10-x17	a0-a7	函数参数/返回值	否
x18-x27	s2-s11	保存寄存器	是
x28-x31	t3-t6	临时寄存器	否

这个ABI约定不是硬件强制，但所有编译器都遵守。你在写汇编时，如果用到s0~s11，记得在函数入口压栈、出口恢复。我见过有人把临时变量放s寄存器里，结果函数返回后主程序崩溃——因为s寄存器被调用者修改了。

2.5 特权架构简介

RISC-V的特权架构定义了三种模式：机器模式（M-mode）、监督模式（S-mode）、用户模式（U-mode）。对于FPGA原型验证，我们最常用的是M-mode，因为裸机程序不需要操作系统。

• M-mode：最高权限，可以访问所有CSR（控制状态寄存器），处理所有异常和中断。复位后默认在M-mode。
• S-mode：用于运行操作系统，支持虚拟内存（通过页表）。
• U-mode：最低权限，运行用户程序。如果程序崩溃，不会影响系统。

在FPGA原型里，我通常先实现M-mode，跑通所有异常处理（比如非法指令、访存错误）。等M-mode稳定了，再添加S-mode支持，跑一个轻量级RTOS。你想想看，如果一开始就搞三模式切换，调试起来会非常痛苦。

2.6 本章知识体系

下面这张图总结了RV32I的核心结构，从指令编码到寄存器约定，再到特权模式。你可以把它当作一个快速参考。

这张图把RV32I拆成了三个维度：指令编码是“怎么表达”，寄存器约定是“怎么用”，特权架构是“怎么保护”。你在FPGA上实现时，可以按这个顺序来：先搞定指令译码和寄存器文件，再添加运算和访存，最后才是异常和特权切换。