2. 硬件环境搭建：STM32F4平台介绍、SPI外设初始化、GPIO配置

好，咱们正式开始动手前的最后一步——把硬件环境搭起来。很多初学者一上来就急着写代码，结果板子没配好，调了半天发现是引脚没焊牢。我早期也犯过这种错，后来学乖了：先花半小时把硬件环境理清楚，后面能省一整天。

2.1 STM32F4平台选型与核心资源

咱们课程用的是STM32F407ZGT6，这颗芯片在工业控制和嵌入式通信里非常常见。为什么选它？说白了，它有三个独立的SPI控制器，而且都支持DMA。你想想看，做SPI+DMA协同调度，硬件资源不够的话，再牛的算法也白搭。

资源项 STM32F407ZGT6 参数 对SPI调优的意义
CPU 主频 168 MHz SPI时钟可配到 42 MHz（APB2）
SPI 控制器数量 3 个（SPI1/2/3） 可同时管理多路外设
DMA 控制器 2 个（DMA1/DMA2） 每个SPI可独占DMA流
FIFO 深度 SPI 硬件 FIFO 4级 减少中断频率，降低CPU负载
GPIO 复用功能 AF5/AF6 可选 灵活映射到不同引脚

核心结论：STM32F4 的 SPI 硬件 FIFO 只有 4 级，这意味着如果只用中断模式，每 4 个字节就要进一次中断。DMA 模式可以把中断频率降到每传输完成一次才触发，这才是性能优化的起点。

2.2 SPI 外设初始化——从寄存器到HAL库

我个人习惯用HAL库 + 寄存器直接操作混合的方式。HAL库负责基础配置，关键性能路径用寄存器直接写。为什么？HAL库的 HAL_SPI_TransmitReceive() 函数里有一堆状态检查，在高速通信时这些检查就是性能杀手。

先看一个标准的SPI初始化流程。嗯，这里要注意：时钟使能的顺序不能错。必须先使能SPI时钟，再配置GPIO，最后配置SPI控制寄存器。我见过有人把顺序搞反，结果SPI始终无法正常工作，查了两天才发现是时钟没先开。

// SPI1 初始化 —— 主模式，全双工，8位数据
void SPI1_Init(void)
{
    // 1. 使能 SPI1 时钟（APB2）
    RCC->APB2ENR |= RCC_APB2ENR_SPI1EN;

    // 2. 复位 SPI1（清空所有状态）
    RCC->APB2RSTR |= RCC_APB2RSTR_SPI1RST;
    RCC->APB2RSTR &= ~RCC_APB2RSTR_SPI1RST;

    // 3. 配置 SPI1 控制寄存器
    //    BR[2:0] = 011 → 分频 8 → 42 MHz / 8 = 5.25 MHz
    SPI1->CR1 = (0x3 << 3)       // BR = 011, 波特率 5.25 MHz
               | (1 << 2)        // MSTR = 1, 主模式
               | (1 << 6);       // SPE = 1, 使能 SPI

    // 4. 配置数据格式（MSB 先行，8位）
    SPI1->CR1 &= ~(1 << 7);      // LSBFIRST = 0, MSB 先行
    SPI1->CR1 &= ~(1 << 11);     // DFF = 0, 8 位数据

    // 5. 配置 SPI1 CR2 —— 使能 TX 和 RX DMA 请求
    SPI1->CR2 |= (1 << 1)       // TXDMAEN = 1
               | (1 << 0);       // RXDMAEN = 1
}

个人经验：波特率分频系数 BR 不要一上来就设最小。我建议先用 5.25 MHz（分频8）调通，再用示波器看波形质量，最后再往上提。直接上 21 MHz 的话，如果 PCB 走线不好，信号反射会让你怀疑人生。

2.3 GPIO 配置——复用功能与速度等级

SPI 的 GPIO 配置比普通 GPIO 多两个关键点：复用功能选择和输出速度等级。很多人只配了模式，忘了配速度，结果 SPI 时钟波形变成梯形，通信误码率飙升。

以 SPI1 为例，它的引脚映射关系如下：

SPI1 信号 GPIO 引脚 复用功能 配置模式
SCK PA5 AF5 推挽输出，50 MHz
MISO PA6 AF5 浮空输入
MOSI PA7 AF5 推挽输出，50 MHz
NSS PA4 AF5 或 GPIO 推挽输出（软件控制）

配置代码也很直接。我习惯把 GPIO 和 SPI 的初始化写在一起，方便后期维护：

void SPI1_GPIO_Config(void)
{
    // 1. 使能 GPIOA 时钟
    RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;

    // 2. PA5(SCK), PA7(MOSI) → 推挽输出, 50 MHz
    GPIOA->MODER  &= ~(0x3 << 10);  // 清 PA5
    GPIOA->MODER  |=  (0x2 << 10);  // AF 模式
    GPIOA->OSPEEDR |= (0x3 << 10);  // 50 MHz 高速

    GPIOA->MODER  &= ~(0x3 << 14);  // 清 PA7
    GPIOA->MODER  |=  (0x2 << 14);  // AF 模式
    GPIOA->OSPEEDR |= (0x3 << 14);  // 50 MHz 高速

    // 3. PA6(MISO) → 浮空输入
    GPIOA->MODER  &= ~(0x3 << 12);  // 输入模式
    GPIOA->PUPDR  &= ~(0x3 << 12);  // 无上下拉

    // 4. 配置复用功能 AF5 (SPI1)
    GPIOA->AFR[0] |= (0x5 << 20);   // PA5 → AF5
    GPIOA->AFR[0] |= (0x5 << 24);   // PA6 → AF5
    GPIOA->AFR[0] |= (0x5 << 28);   // PA7 → AF5
}

我曾经踩过的坑：输出速度等级 OSPEEDR 设成 2 MHz 低速，结果 SPI 时钟频率跑到 10 MHz 以上时，波形上升沿变得很缓，从设备采样点刚好落在上升沿中间，导致数据错位。后来我把速度等级统一设成 50 MHz，问题立刻解决。记住：输出速度等级要大于等于 SPI 时钟频率的 2 倍。

2.4 硬件连接与信号完整性要点

代码写好了，板子连不对也是白搭。SPI 通信对信号完整性比较敏感，尤其是高速模式。我整理了几个关键点：

  • SCK 走线尽量短——超过 10 cm 建议加 33 Ω 串联电阻抑制过冲
  • MISO/MOSI 不要平行走长线——串扰会导致误码，我吃过这个亏
  • NSS 用软件控制——硬件 NSS 在多从机场景下容易出问题
  • 地线要完整——SPI 是同步通信，地弹噪声会直接影响采样窗口

2.5 知识体系总览

下面这张图把本章的核心逻辑串起来了。从平台选型到 GPIO 配置，再到 SPI 初始化，每一步都有明确的依赖关系：

STM32F4 SPI 硬件环境搭建知识体系 STM32F4 SPI 硬件环境搭建知识体系 STM32F407ZGT6 平台选型 时钟使能（RCC） GPIO 复用配置 SPI 控制寄存器 APB1/APB2 时钟使能 复位 SPI 控制器 AF5/AF6 复用功能选择 OSPEEDR 速度等级 ≥ 2×SCK BR 分频系数配置 DMA 请求使能（CR2） 示波器验证 SCK 波形 → 回环测试 → 误码率检查 ✅ 可投入 SPI+DMA 协同开发

2.6 快速验证——回环测试

硬件配好之后，我建议先做一个回环测试：把 MOSI 和 MISO 短接，发一串数据看能不能原样收回来。这一步能快速排除 GPIO 配置和 SPI 初始化的问题。

// 回环测试：发送 0xA5，期望收到 0xA5
uint8_t tx_data = 0xA5;
uint8_t rx_data = 0;

// 发送并接收
SPI1->DR = tx_data;
while (!(SPI1->SR & (1 << 0)));  // 等待 RXNE
rx_data = SPI1->DR;

if (rx_data == tx_data) {
    // 硬件配置正确
} else {
    // 检查 GPIO 复用功能或 SPI 时钟极性
}

小技巧：回环测试通过后，把波特率逐步往上提，同时用示波器观察 SCK 波形。如果波形出现明显过冲或振铃，说明 PCB 走线需要优化，或者串联电阻值需要调整。这一步做好了，后面 DMA 调优才能拿到真实数据。

好了，硬件环境就绪。SPI 能正常收发，GPIO 配置正确，时钟稳定——接下来就可以进入真正的性能调优环节了。

← 上一章 📖 返回目录 下一章 →