3. 处理器微架构总览：经典5级流水线、哈佛与冯诺依曼结构、控制通路与数据通路
好，咱们进入第三章。这一章是处理器微架构的“全景图”。说白了，就是先让你看看一个RISC-V处理器内核，到底是由哪些部分拼起来的，它们之间怎么配合，数据怎么流动，控制信号怎么指挥。
我个人习惯，在开始写RTL代码之前，一定要先把这张“地图”画清楚。不然你写出来的代码，很容易变成一团乱麻。咱们今天就把这张地图画好。
3.1 经典5级流水线：取指、译码、执行、访存、写回
先聊聊流水线。为什么要有流水线？你想想看，如果一条指令执行完，下一条才能开始，那CPU的效率得多低？就像工厂里，一个工位干完所有活，其他工位都闲着。
流水线的思想，就是把一条指令的执行过程，拆成几个独立的步骤。每个步骤由专门的硬件模块完成。这样，当第一条指令进入第二步时，第一步就可以开始处理第二条指令了。理想情况下，每个时钟周期都能完成一条指令。
经典的RISC-V 5级流水线，分为以下5个阶段：
| 阶段 | 英文缩写 | 主要工作 |
|---|---|---|
| 取指 | IF | 从指令存储器中取出指令 |
| 译码 | ID | 解析指令，读取寄存器，生成控制信号 |
| 执行 | EX | 进行算术逻辑运算或计算地址 |
| 访存 | MEM | 访问数据存储器（读或写） |
| 写回 | WB | 将结果写回寄存器堆 |
这5个阶段，就像一条传送带。每个阶段之间，都需要用“流水线寄存器”来暂存中间结果。比如，IF/ID寄存器存的是取到的指令，ID/EX寄存器存的是译码后的控制信号和操作数。
3.2 哈佛结构与冯诺依曼结构
接下来，咱们聊聊处理器的两种“内存组织方式”。这决定了你的指令和数据怎么存放、怎么访问。
- 冯·诺依曼结构（普林斯顿结构）：指令和数据共用同一个存储空间，通过同一条总线访问。优点是硬件简单，存储利用率高。缺点是访问指令和访问数据不能同时进行，容易成为性能瓶颈（冯·诺依曼瓶颈）。
- 哈佛结构：指令存储器和数据存储器是物理上分开的，各自有独立的总线。优点是取指令和访问数据可以同时进行，大大提高了吞吐率。缺点是硬件更复杂，存储利用率可能稍低。
咱们做RISC-V处理器内核，尤其是在FPGA上验证时，几乎清一色采用哈佛结构。为什么？因为FPGA内部有大量的Block RAM（BRAM），我们可以很方便地把一部分BRAM配置成指令存储器，另一部分配置成数据存储器。这样，取指和访存就能并行，流水线才能跑得顺畅。
当然，现代高性能处理器往往采用“改进型哈佛结构”，比如指令Cache和数据Cache分开，但更底层的存储（如主存）还是统一的。咱们在FPGA上做原型验证时，通常直接用纯哈佛结构，简单高效。
3.3 控制通路与数据通路
这是微架构设计的核心。你可以把整个处理器想象成一个复杂的“交通系统”。
- 数据通路：就是“公路”。它负责数据的搬运和计算。包括寄存器堆、ALU、多路选择器、加法器、移位器、存储器接口等。数据怎么走，走哪条路，由控制信号决定。
- 控制通路：就是“交通信号灯和交警”。它负责生成各种控制信号，指挥数据通路中的各个部件如何工作。比如，ALU做什么运算，寄存器堆是读还是写，数据存储器是读还是写，多路选择器选哪一路输入。
控制通路的输入，主要来自指令的译码结果。输出，就是一组精心编排的控制信号，它们像乐谱一样，指挥着数据通路里的每一个音符。
下面这张图，就是咱们这个RISC-V处理器内核的微架构总览。你可以清晰地看到5级流水线、哈佛结构（指令存储器与数据存储器分离），以及数据通路和控制通路的交互关系。
从这张图里，你能看到几个关键点：
- 数据通路是横向流动的，从左到右，指令在流水线中一级一级被处理。
- 控制通路是纵向的，它从译码阶段获取信息，然后向下生成控制信号，指挥每个流水级的工作。
- 哈佛结构体现在指令存储器和数据存储器是分开的，分别服务于IF和MEM阶段。
- 还有一条红色的反馈路径，它代表“冒险处理”。当流水线遇到数据相关或控制相关时，需要插入气泡（NOP）或者进行数据转发。这部分咱们后面会详细讲。
3.4 本章小结
这一章，咱们把处理器微架构的“骨架”搭起来了。你知道了5级流水线是怎么划分的，理解了哈佛结构和冯·诺依曼结构的区别，也明白了控制通路和数据通路各自扮演的角色。这张微架构总览图，就是你后续所有设计工作的“导航图”。