第一章：课程导论与开发环境搭建

各位同学好，我是你们的FPGA验证工程师。今天咱们正式开始这门课——《FPGA验证与调试RISC-V微架构时序优化实战》。

先说说我为什么想做这门课。做了十几年芯片验证，我见过太多团队在RISC-V项目上栽跟头。有的是验证环境搭得不对，跑仿真跑出幻觉；有的是时序收敛搞不定，流片回来频率上不去。说白了，FPGA验证和RISC-V微架构调试这两件事，单独拎出来都不难，但合在一起就特别容易出幺蛾子。

我个人习惯是：先搭好环境，再动手写代码。环境没搭好就开干，后面八成要返工。所以第一章，咱们先把地基打牢。

1.1 RISC-V与FPGA：为什么是黄金组合？

你想想看，RISC-V是个开放指令集架构，FPGA是个可编程逻辑器件。这两者凑在一起，简直就是天作之合。

维度 RISC-V FPGA 组合优势
灵活性 指令集可扩展 逻辑可重配置 想改什么就改什么
成本 免授权费 小批量不贵 适合原型验证
调试 开源可追踪 内部信号可见 定位问题快
迭代 微架构可调 重新综合即可 一天改三版

我在项目中遇到过好几次这样的情况：用ASIC仿真跑得好好的设计，一上FPGA就崩。为什么？因为FPGA的时序模型和ASIC不一样，综合工具的行为也不一样。这时候如果你不懂FPGA验证，光靠仿真根本抓不到问题。

核心观点：FPGA验证不是仿真的替代品，而是互补品。仿真帮你找功能bug，FPGA帮你找时序bug和真实硬件行为bug。

1.2 课程目标与学习路径

这门课不是讲RISC-V指令集怎么设计的——那些资料网上多得是。咱们要讲的是：怎么在FPGA上把RISC-V Core跑起来，怎么调试它，怎么优化它的时序。

具体来说，学完这门课你能做到：

  • 搭建完整的RISC-V FPGA验证环境（Vivado + Verilator）
  • 把开源RISC-V Core（比如Rocket、BOOM、VexRiscv）部署到FPGA上
  • 用逻辑分析仪抓取内部信号，定位时序问题
  • 做时序约束和优化，让Core跑到目标频率
  • 掌握微架构调试的实战技巧

学习路径我建议这样走：

  1. 环境搭建（本章）—— 把工具链装好，跑通第一个Demo
  2. Core部署（第2-5章）—— 把RISC-V Core烧到FPGA上
  3. 基础调试（第6-12章）—— 学会用各种工具抓bug
  4. 时序优化（第13-22章）—— 深入微架构，提升频率
  5. 高级实战（第23-30章）—— 综合案例，解决真实问题

我的建议：别跳着学。环境搭建这章看着简单，但后面所有调试都依赖它。我见过有人跳过这章直接去调Core，结果花了两天时间才发现是环境没配好。

1.3 Vivado与Verilator环境搭建

咱们用两套工具链：Vivado 做FPGA综合实现，Verilator 做快速仿真。为什么两套？因为各有各的用处。

工具 用途 速度 精度 适用场景
Vivado 综合、实现、上板 慢（小时级） 高（真实时序） 最终验证、上板调试
Verilator 仿真、调试 快（分钟级） 中（功能级） 日常开发、回归测试

1.3.1 Vivado安装要点

Vivado安装其实不难，但有几个坑要注意：

  • 版本选择：我个人习惯用最新的稳定版，但别追太新。2023.2目前比较稳。
  • 安装组件：一定要勾选"Vivado HL WebPACK"或"Design Edition"，还有"Xilinx SDK"（现在叫Vitis）。
  • 磁盘空间：至少留80GB。Vivado安装包就30多G，解压后更大。
  • License：WebPACK版免费，但功能有限。如果做复杂设计，建议申请Node-Locked License。

避坑指南：我曾经在Windows上装Vivado，结果路径里有中文，综合时报了一堆莫名其妙的错误。折腾了两天才发现是路径问题。所以——安装路径不要有中文，不要有空格。

1.3.2 Verilator安装与配置

Verilator是个神器，能把Verilog/SystemVerilog转成C++，然后编译成可执行文件做仿真。速度比Vivado自带的仿真器快10倍以上。

安装步骤（Ubuntu为例）：

# 安装依赖
sudo apt-get install git perl python3 make autoconf g++ flex bison
sudo apt-get install libgoogle-perftools-dev numactl perl-doc
sudo apt-get install libfl2 libfl-dev zlib1g-dev

# 克隆源码
git clone https://github.com/verilator/verilator.git
cd verilator

# 编译安装
autoconf
./configure
make -j$(nproc)
sudo make install

# 验证安装
verilator --version

装完之后，跑个简单的测试：

// counter.v
module counter (
    input clk,
    input rst_n,
    output reg [7:0] count
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            count <= 8'd0;
        else
            count <= count + 1'b1;
    end
endmodule
// sim_main.cpp
#include <verilated.h>
#include <Vcounter.h>

int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);
    Vcounter* top = new Vcounter;
    
    for (int i = 0; i < 100; i++) {
        top->clk = i % 2;
        top->rst_n = (i < 5) ? 0 : 1;
        top->eval();
        if (i % 2 == 1)
            printf("count = %d\n", top->count);
    }
    
    delete top;
    return 0;
}
# 编译运行
verilator --cc counter.v --exe sim_main.cpp
make -C obj_dir -f Vcounter.mk
./obj_dir/Vcounter

看到count从0递增到99，说明环境搭好了。

小技巧：Verilator默认只支持两态（0/1），不支持X态和Z态。如果你需要X态传播检查，可以加 --x-assign unique 参数。但注意，这会降低仿真速度。

1.4 第一个RISC-V Core的FPGA上板测试

环境搭好了，咱们来点真格的。选一个最简单的RISC-V Core——VexRiscv，把它烧到FPGA上。

为什么选VexRiscv？因为它：

  • 用SpinalHDL写的，代码量小，容易理解
  • 支持RV32I指令集，够用
  • 有现成的FPGA移植示例

上板步骤：

  1. 获取源码：从GitHub克隆VexRiscv仓库
  2. 生成Verilog：用SpinalHDL把VexRiscv转成Verilog
  3. 创建Vivado工程：新建工程，添加生成的Verilog文件
  4. 添加约束：写XDC文件，绑定时钟、复位、UART引脚
  5. 综合实现：跑综合、布局布线
  6. 生成bitstream：生成下载文件
  7. 上板测试：下载到FPGA，用串口看输出

这里我画了一张流程图，帮你理清整个流程：

VexRiscv FPGA上板流程 获取VexRiscv源码 SpinalHDL生成Verilog 创建Vivado工程 添加XDC约束 综合与布局布线 生成bitstream 下载到FPGA 串口查看输出 注意：VexRiscv默认不带Bootloader，需要自己写一段启动代码烧到BRAM里 或者用JTAG加载程序到内存中

上板之后，如果串口能打印出"Hello World"或者RISC-V的寄存器状态，恭喜你——第一个RISC-V Core已经在FPGA上跑起来了。

常见问题：上板后没输出？先检查时钟有没有起振。用示波器或者Vivado的Hardware Manager看时钟引脚。我遇到过好几次，板子上的晶振没焊好，时钟根本没进来。

嗯，第一章的内容就到这儿。环境搭好了，Core也跑起来了，后面咱们就可以开始真正的调试和优化了。

← 上一章 📖 返回目录 下一章 →