1. 信号完整性基础：嵌入式工程师的必修课

大家好，我是老李。做了十几年嵌入式硬件，踩过无数坑，今天咱们聊聊信号完整性（SI）。

很多嵌入式工程师觉得SI是高速数字设计的事，跟自己无关。我刚开始也这么想。直到有一次，一个STM32项目在实验室跑得好好的，到客户现场就随机死机。查了三天，最后发现是一根地址线的反射问题。嗯，从那以后我再也不敢小看SI了。

1.1 什么是信号完整性？

信号完整性，说白了就是信号从驱动端到接收端，还能保持它该有的样子。

你想想看，一个方波从芯片管脚出来，经过PCB走线，到另一个芯片的管脚。理想情况下，波形应该不变。但现实中，它会变形、延迟、甚至产生毛刺。

我习惯把SI比作快递。你寄出一个完好的包裹（信号），经过运输（PCB走线），如果包裹被挤压变形、送错地址、或者半路丢了，收件人肯定不满意。SI就是确保这个“快递”完好无损地到达。

1.2 为什么嵌入式工程师必须懂SI？

有人问：我做低速MCU项目，时钟才几十MHz，需要关心SI吗？

答案是：需要，而且非常需要。

原因有三：

原因	说明
边沿速率在提升	现在的MCU，即使主频不高，IO口的上升/下降沿也可能快到1-2ns。边沿越陡，高频分量越多，SI问题越严重。
集成度越来越高	一块板子上有DDR、以太网、USB、ADC等混合信号。这些高速信号会干扰低速信号。
EMC认证要求	SI问题往往伴随着电磁干扰。信号反射会产生辐射，导致产品过不了EMC测试。

我曾经帮一个团队排查产品问题。他们的SPI通信偶尔出错，频率才10MHz。查到最后，是SPI时钟线走了20cm，没有做阻抗控制，反射导致时钟抖动。换了个布局，问题就解决了。

1.3 三大核心问题：反射、串扰、轨道塌陷

SI问题千变万化，但归根结底，逃不出这三个核心问题。我习惯把它们称为“SI三座大山”。

1.3.1 反射（Reflection）

反射是什么？信号在传输线上走，遇到阻抗突变，一部分能量被弹回来。

为什么会这样？你想想看，信号在走线上传播，就像水在管道里流。管道粗细均匀，水流平稳。突然管道变细了，水就会反弹回来。信号也一样。

反射的后果：

• 过冲（Overshoot）：信号电压超过正常范围，可能损坏芯片
• 下冲（Undershoot）：信号电压低于正常范围，导致误触发
• 振铃（Ringing）：信号来回反射，形成衰减振荡
• 台阶（Staircase）：信号上升/下降沿出现阶梯状

解决反射的核心方法：阻抗匹配。让驱动端输出阻抗、走线特性阻抗、接收端输入阻抗尽量一致。

1.3.2 串扰（Crosstalk）

串扰，就是一根走线上的信号，干扰了旁边的走线。

我习惯把它比作“隔墙有耳”。两条走线靠得太近，它们之间的寄生电容和互感会让信号互相串通。

串扰有两种：

• 容性串扰：通过寄生电容耦合，主要影响平行走线
• 感性串扰：通过互感耦合，主要影响回路面积大的走线

串扰的典型场景：

• 时钟线旁边走了一条敏感的信号线
• 高速数据总线之间距离太近
• 多层板中，上下两层走线平行重叠

1.3.3 轨道塌陷（Rail Collapse）

轨道塌陷，也叫电源完整性（PI）问题。说白了，就是芯片瞬间需要大电流时，电源电压被拉低。

为什么会这样？芯片内部晶体管同时翻转时，电流变化率（di/dt）非常大。如果电源路径的阻抗太高，就会产生电压降。

轨道塌陷的后果：

• 芯片逻辑电平不稳定，导致误动作
• 时钟抖动加剧
• ADC采样精度下降
• 严重时系统复位

解决轨道塌陷的核心：降低电源路径的阻抗。方法包括：

• 合理使用去耦电容（不同容值搭配）
• 电源层和地层紧耦合（减小回路电感）
• 优化电源走线宽度

1.4 三大问题的关系

反射、串扰、轨道塌陷不是孤立的。它们经常互相影响。

举个例子：轨道塌陷导致电源噪声，电源噪声通过耦合进入信号路径，信号路径上的反射又加剧了串扰。嗯，这就是一个恶性循环。

下面这张图展示了它们之间的关系：

1.5 嵌入式工程师的SI思维

学SI不是为了成为仿真专家，而是为了建立正确的设计直觉。

我建议你记住几点：

• 信号是有速度的：在FR4板材上，信号传播速度约6英寸/纳秒。走线长度超过1英寸，就要考虑时序。
• 电流是走回路的：信号从驱动端流出，必须从回流路径回来。回流路径越小，EMI越小。
• 电容不是万能的：去耦电容有ESR和ESL，高频下会失效。需要不同容值搭配。
• 仿真比猜测靠谱：我习惯在投板前用HyperLynx或ADS做简单仿真，能避免80%的SI问题。