VIP10

本课程属于：059-Xilinx　Zynq　FPGA嵌入式系统设计 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Zynq Vivado与SDK软硬件协同调试

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Zynq平台概述

Zynq-7000系列架构 · PS与PL协同工作原理 · 典型应用场景

Zynq平台概述

Vivado开发环境搭建

Vivado安装与许可配置 · Vivado工程创建流程 · IP Integrator基本使用

Vivado开发环境搭建

Vivado硬件设计实战

Block Design设计流程 · 添加Zynq Processing… · 配置DDR与UART外设

Vivado硬件设计实战

Vivado仿真与验证

行为仿真（Behavioral Si… · 仿真波形分析 · 添加Testbench激励文件

Vivado综合与实现

综合（Synthesis）设置 · 实现（Implementation）… · 时序约束基础

生成比特流与导出硬件

Generate Bitstream… · 导出硬件描述文件（XSA） · 硬件平台验证

生成比特流导出硬件

SDK开发环境搭建

Vitis/SDK安装与工作空间设置 · 导入硬件平台 · 创建Hello World工程

SDK开发环境搭建

SDK软件工程结构

BSP（板级支持包）配置 · 链接脚本（Linker Script… · 工程属性设置

SDK软件工程结构

GPIO外设驱动开发

MIO与EMIO配置 · AXI GPIO IP核使用 · LED与按键驱动实战

GPIO外设驱动开发

UART串口通信

UART IP核配置 · SDK中UART驱动开发 · 串口打印与数据收发

UART串口通信

中断系统开发

GIC（通用中断控制器）配置 · 私有定时器中断 · PS与PL中断联动

断系统开发GIC

定时器与计数器

TTC（三通道定时器）配置 · 看门狗定时器（WDT） · PWM波形生成

定时器计数器

DMA数据传输

AXI DMA IP核配置 · 简单DMA传输示例 · Scatter-Gather模式

DMA数据传输

DDR内存控制器

DDR初始化与配置 · 内存测试与带宽测量 · Cache一致性处理

DDR内存控制器

QSPI Flash控制器

QSPI IP核配置 · Flash读写操作 · 程序固化到Flash

SD卡与文件系统

SD控制器配置 · FATFS文件系统移植 · 文件读写操作

以太网通信

GEM（千兆以太网MAC）配置 · lwIP协议栈移植 · TCP/UDP通信示例

以太网通信GEM

USB外设开发

USB控制器配置 · USB设备枚举 · HID设备驱动开发

USB外设开发

I2C与SPI总线

I2C控制器配置 · SPI控制器配置 · 传感器数据读取

PL端自定义IP开发

Vivado HLS/HDL创建IP · AXI4-Lite接口封装 · IP集成到Block Design

PS与PL数据交互

AXI4-Full接口通信 · AXI4-Stream接口通信 · 共享内存机制

Vivado逻辑分析仪

ILA（集成逻辑分析仪）IP核使用 · 触发条件设置 · 波形实时捕获

Vivado逻辑分析仪

SDK调试工具

断点调试 · 变量监视 · 内存查看

SDK调试工具

性能分析与优化

代码性能分析（Profiling） · Cache优化策略 · DMA传输优化

性能分析优化

多核处理器开发

AMP（非对称多处理）模式 · SMP（对称多处理）模式 · 核间通信

多核处理器开发AMP

实时操作系统移植

FreeRTOS移植到Zynq · 任务创建与管理 · 信号量与消息队列

实时操作系统移植FreeRTOS

Linux系统移植

U-Boot编译 · Linux内核配置 · 设备树（Device Tree）编写

Linux系统移植

Linux驱动开发

字符设备驱动 · 平台驱动 · 设备树匹配驱动

Linux驱动开发

图像采集系统：OV5640摄像头驱动 · VDMA IP核配置 · HDMI显示输出

项目实战OV5640

网络数据采集系统：ADC数据采集 · 以太网数据传输 · 上位机数据显示

项目实战ADC