VIP10
本课程属于：059-Xilinx　Zynq　FPGA嵌入式系统设计 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Zynq PS/PL协同AXI互联调试与带宽优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论与AXI总线基础
Zynq架构概览 · AXI4/AXI4-Lite/AXI… · AXI握手信号与时序
AXI课程导论
02
Vivado工程搭建与IP集成
创建Block Design · 添加Zynq PS核 · 配置M_AXI_GP接口
VivadoIP
03
第一个AXI-Lite从机外设
使用Vivado IP Packag… · 寄存器映射 · 地址分配
AXI-Lite第一个
04
PS端裸机驱动开发
Xilinx SDK/Vitis工程… · Xil_In32/Xil_Out32… · 内存映射与地址转换
PS端裸机驱动开发
05
AXI Burst传输实战
AXI4 Full接口配置 · Burst长度与大小设置 · 地址递增与回环模式
AXIBurst
06
AXI-Stream FIFO设计
Stream接口握手逻辑 · FIFO深度与阈值配置 · TLAST/TKEEP信号处理
AXI-StreamFIFO
07
DMA控制器集成与调试
AXI DMA IP核配置 · Scatter-Gather模式 · Simple模式
DMA控制器集成
08
VDMA视频帧缓存设计
Video DMA配置 · 帧缓冲机制 · 同步锁相与帧同步
VDMA视频帧缓存设计
09
高性能AXI-SmartConnect
Interconnect vs Sm… · 时钟域交叉 · 数据宽度转换
AXI-SmartCon…高性能
10
AXI性能计数器与带宽测量
集成AXI Performance… · 测量读写延迟与吞吐量
AXI性能计数器
11
PS-PL中断协同
GIC中断控制器配置 · PL到PS中断路由 · 中断服务程序编写
PS-PL断协同
12
AXI总线调试利器ILA
集成ILA IP核 · 设置触发条件 · 捕获波形分析时序违例
AXIILA
13
Vivado逻辑分析仪进阶
多级触发 · 数据深度设置 · 导出VCD文件与波形对比
Vivado逻辑分析仪进阶
14
AXI协议违例检测
地址未对齐 · Burst边界越界 · 响应信号错误
AXI协议违例检测
15
跨时钟域同步问题
CDC同步器设计 · AXI跨时钟域桥接 · 亚稳态分析与避免
跨时钟域同步问题CDC
16
AXI总线拥塞与仲裁
多主设备优先级 · Round-Robin仲裁 · QoS设置
AXI总线拥塞
17
PS端Linux AXI驱动开发
UIO框架 · mmap映射 · 字符设备驱动
PSLinux
18
PL端AXI主设备设计
状态机实现AXI Master · 读写请求生成 · 数据搬运
PLAXI
19
AXI数据一致性
Cache Coherency · ACP接口 · Snoop控制单元
AXI数据一致性
20
多通道AXI互连设计
AXI Interconnect多从… · 地址解码 · 数据路由
AXI多通道
21
AXI总线功耗优化
时钟门控 · 数据掩码 · 低功耗模式
AXI总线功耗优化
22
AXI总线安全机制
TrustZone · AXI保护单元 · 安全与非安全访问隔离
AXI总线安全机制
23
AXI总线调试实战案例一
DDR读写带宽不达标问题定位与优化
AXI总线调试实战案例…
24
AXI总线调试实战案例二
VDMA图像撕裂问题分析与帧同步修复
AXI总线调试实战案例…
25
AXI总线调试实战案例三
多核CPU通过AXI访问共享外设的死…
AXI总线调试实战案例…
26
AXI总线调试实战案例四
高速ADC数据采集丢数问题与Stre…
AXI总线调试实战案例…
27
AXI总线调试实战案例五
PS与PL通过AXI-Lite寄存器…
AXI总线调试实战案例…
28
AXI总线调试实战案例六
AXI Interconnect时序…
AXI总线调试实战案例…
29
AXI总线调试实战案例七
Linux系统下AXI DMA传输超…
AXI总线调试实战案例…
30
课程总结与项目实战
综合项目设计 · 调试流程复盘 · 最佳实践与常见误区汇总
课程总结项目实战