2、调试接口硬件设计：JTAG与SWD实战要点
调试接口，说白了就是芯片和调试器之间的“对话通道”。ARMv8 内核通常支持两种接口：JTAG 和 SWD。很多刚入行的朋友觉得这不过是几个信号线，随便连上就能用。嗯，我当年也这么想，直到一块板子死活连不上调试器，查了三天发现是 TCK 走线太长导致信号反射……
这一章，咱们就把 JTAG 和 SWD 的原理、信号定义、电气特性，以及 PCB 布局的坑，一次性讲透。
2.1 JTAG 接口原理与信号定义
JTAG（Joint Test Action Group）最初是为了板级测试设计的，后来被 ARM 拿来做调试接口。它的核心是一个 边界扫描链，通过 TAP（Test Access Port）控制器来操作。
JTAG 最少需要 4 根信号线，加上 1 根可选的复位线：
| 信号 | 方向 | 功能描述 |
|---|---|---|
| TCK | 调试器 → 目标 | 时钟信号，所有操作在 TCK 上升沿或下降沿采样 |
| TMS | 调试器 → 目标 | 模式选择，控制 TAP 状态机跳转 |
| TDI | 调试器 → 目标 | 数据输入，指令或数据从调试器送入芯片 |
| TDO | 目标 → 调试器 | 数据输出，芯片返回的数据给调试器 |
| nTRST | 调试器 → 目标 | （可选）TAP 控制器复位，低电平有效 |
JTAG 的 TAP 状态机有 16 个状态，通过 TMS 在 TCK 上升沿的组合来切换。常用的操作流程是：
- 复位：TMS 保持 5 个 TCK 周期的高电平，进入 Test-Logic-Reset 状态。
- 指令扫描：通过 TMS 序列进入 Shift-IR 状态，将指令从 TDI 移入指令寄存器。
- 数据扫描：进入 Shift-DR 状态，将数据从 TDI 移入数据寄存器，同时从 TDO 读出结果。
- 更新：进入 Update-DR/IR 状态，将移入的数据生效。
ARMv8 的调试接口通常使用 JTAG 的 ICE（In-Circuit Emulation）模式，通过专用的调试寄存器来访问内核、内存和外设。
2.2 SWD 接口原理与信号定义
SWD（Serial Wire Debug）是 ARM 推出的两线调试接口，说白了就是 JTAG 的“精简版”。它只用了两根线：
| 信号 | 方向 | 功能描述 |
|---|---|---|
| SWCLK | 调试器 → 目标 | 时钟信号，与 JTAG 的 TCK 共用 |
| SWDIO | 双向 | 数据输入/输出，时分复用 |
SWD 的优势很明显：
- 节省引脚：对于 BGA 封装或引脚紧张的芯片，省 2-3 个 GPIO 很关键。
- 速度不差：SWD 最高可以跑到 50MHz 以上，和 JTAG 相当。
- 兼容性好：大多数 ARM 调试器（J-Link、ST-Link、DAPLink）都支持 SWD。
SWD 的协议层比 JTAG 复杂一些。它使用 数据包（Packet） 来传输，每个包包含：
- 起始位：1 位，标识包开始。
- AP/DP 选择：1 位，选择访问 Access Port 还是 Debug Port。
- 读写操作：1 位，0 表示写，1 表示读。
- 地址：2 位，选择寄存器。
- 奇偶校验：1 位，对前面 5 位做奇校验。
- 数据：32 位，读写的数据内容。
- 响应：3 位，目标返回的状态（OK、WAIT、FAULT）。
2.3 调试接口电气特性与 PCB 布局要点
调试接口的电气特性，直接决定了调试的稳定性和可靠性。尤其是高频调试时，信号完整性（SI）问题会频繁出现。
2.3.1 电气特性参数
| 参数 | 典型值 | 说明 |
|---|---|---|
| 工作电压 | 1.8V / 3.3V | ARMv8 内核通常支持 1.8V 或 3.3V 的调试接口电平 |
| 上拉电阻 | 10kΩ - 47kΩ | TMS/SWDIO 建议上拉，TCK 建议下拉 |
| 驱动能力 | 4mA - 8mA | 调试器输出，目标芯片输入阻抗通常较高 |
| 最大频率 | 10MHz - 50MHz | 取决于 PCB 走线长度和信号质量 |
| ESD 防护 | ±8kV (HBM) | 调试接口是外部接口，建议加 TVS 管 |
2.3.2 PCB 布局要点
我个人总结了 6 条调试接口的 PCB 布局规则，每一条都是用教训换来的：
- 走线尽量短：TCK/SWCLK 走线长度不要超过 10cm。我见过一块板子把调试接口放在板子一角，走线绕了 15cm，结果 10MHz 以上就丢包。
- 等长走线：JTAG 的 TCK、TMS、TDI、TDO 尽量保持等长，误差控制在 ±5mm 以内。SWD 的 SWCLK 和 SWDIO 也要等长。
- 远离干扰源：调试信号不要靠近时钟晶振、DC-DC 电感、高频数据线（如 DDR、USB）。
- 包地处理：在调试信号线两侧加地线（GND），形成“屏蔽”。尤其是 TCK/SWCLK，包地能有效减少辐射和串扰。
- 串联电阻：在 TCK/SWCLK 上串联一个 22Ω - 33Ω 的电阻，靠近芯片端放置。这个电阻可以抑制过冲和振铃。
- 接插件选择：推荐使用 10pin 或 20pin 的 ARM 标准调试座（如 Cortex Debug Connector）。如果空间受限，可以用 5pin 或 6pin 的排针，但要注意信号顺序。
2.4 JTAG 与 SWD 的对比与选择
很多工程师会问：到底用 JTAG 还是 SWD？我的建议是：
- 开发阶段：用 JTAG。因为 JTAG 支持边界扫描，可以测试板级连接，还能同时调试多核。
- 量产阶段：用 SWD。省引脚、省空间，而且大多数烧录器都支持 SWD 模式。
- 如果芯片同时支持两者：在 PCB 上把 JTAG 和 SWD 的引脚都引出来，通过跳线或 0Ω 电阻切换。这样开发时用 JTAG，量产时切到 SWD。
下面这张图展示了 JTAG 和 SWD 在 ARMv8 调试系统中的位置关系：
2.5 调试接口的电源与复位设计
调试接口的电源设计，很多人会忽略。我见过最典型的故障是：调试器能识别芯片，但无法读写内存。查到最后发现是调试接口的参考电压（VTref）没有接对。
ARM 标准调试接口通常包含一个 VTref 引脚，用于检测目标芯片的工作电压。调试器根据 VTref 的电平来调整自身 IO 的电平标准。如果 VTref 悬空或电压不对，调试器可能输出错误的电平，导致通信失败。
我的建议：
- VTref 直接连接到目标芯片的 VDDIO（调试接口对应的电源域）。
- 如果目标芯片有多个电源域，确保 VTref 连接的是调试接口所在的电源域。
- VTref 走线要短，不要串联电阻或磁珠，否则会引入压降。
复位信号（nSRST）也是调试接口的关键。很多调试器支持通过 nSRST 复位目标芯片，然后立即进入调试模式。如果 nSRST 被其他外设（如看门狗、复位芯片）拉低，调试器可能无法正常复位。
2.6 调试接口的 ESD 与防护设计
调试接口是外部接口，经常被插拔，ESD 防护必不可少。我建议：
- 在 TCK、TMS、TDI、TDO、SWCLK、SWDIO 上各加一个 TVS 管（如 PESD5V0S1UB），对地钳位。
- TVS 管的结电容要小（< 5pF），否则会影响高频信号。
- 如果空间允许，在调试座旁边加一个 ESD 防护芯片（如 TPD4E05U06），一次性保护 4 条信号线。
- 调试座的金属外壳要接地，形成屏蔽。