VIP10

本课程属于：024-STM32多核架构开发与调试实战 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

STM32多核内存管理与Cache一致性调试

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

多核系统概述

STM32H7/MP1系列双核架构介… · Cortex-M7与M4/M0+的差… · 多核编程的挑战与机遇

多核系统概述STM32H7/MP1

内存模型基础

ARMv7-M/ARMv8-M内存模… · 内存类型（Normal · Device

内存模型基础ARMv7-M/ARMv…

Cache工作原理

Cache的基本概念（Line · Set · Way）

Cache工作原理

缓存一致性问题

什么是缓存一致性问题？多核系统中数据… · 经典的“脏数据”与“过期数据”问题

缓存一致性问题什么是缓存一致性…

硬件一致性机制

SCU（Snoop Control… · MESI/MOESI协议简介 · STM32中的硬件一致性支持情况

硬件一致性机制SCU

MPU与内存保护

MPU的配置与使用 · 内存区域划分策略 · 如何利用MPU防止缓存一致性问题

MPU内存保护

DMA与Cache协同

DMA传输中的缓存一致性问题 · DMA描述符的缓存管理 · 使用DMA时的Cache刷新策略

共享内存设计

多核共享内存的分配与初始化 · Non-Cacheable区域的配置 · 共享内存的同步机制

共享内存设计多核共享内存的分…

原子操作与互斥

LDREX/STREX指令详解 · 自旋锁的实现 · 信号量与互斥量的选择

原子操作互斥

内存屏障指令

DMB · DSB · ISB指令的作用与区别

内存屏障指令DMB

CMSIS-Core函数

CMSIS提供的缓存管理函数（SCB… · SCB_CleanDCU等） · 如何使用标准API简化开发

CMSIS-Core函数

手动Cache维护

Cache Line对齐的重要性 · Invalidate与Clean操作… · 手动维护的常见错误

双核通信机制

Mailbox与IPC原理 · 共享内存中的Ring Buffer设… · 事件标志组的使用

双核通信机制Mailbox

OpenAMP简介与移植 · RPMsg（Remote Proce… · VirtIO在STM32上的实现

FreeRTOS多核支持

FreeRTOS SMP与AMP模式… · 任务在不同核上的调度 · 核间中断（IPI）的使用

FreeRTOS多核支持

调试工具准备

STM32CubeIDE调试配置 · 多核调试会话的建立 · Tracealyzer/System…

调试工具准备STM32CubeIDE

硬件断点与跟踪

多核硬件断点的限制 · ETM/ITM跟踪原理 · 如何利用跟踪分析缓存行为

硬件断点跟踪

常见Bug模式

数据竞争（Data Race） · 死锁（Deadlock） · 活锁（Livelock）

使用GPIO翻转测量Cache刷新延… · 通过逻辑分析仪观察缓存操作时序

调试实战1GPIO

复现并修复经典的“伪共享（False… · 使用性能计数器验证优化效果

调试实战2False

DMA与CPU共享数据时的数据损坏问… · 通过Cache Clean/Inva…

调试实战3DMA

双核启动顺序导致的初始化竞争问题 · 使用同步屏障解决

调试实战4双核启动顺序导致…

Cache命中率优化 · 数据布局与对齐 · 预取指令的使用

性能优化1Cache

减少核间通信开销 · 批量数据传输 · 异步通信模式

性能优化2减少核间通信开销

使用TCM（Tightly Coup… · TCM的配置与使用

性能优化3TCM

RTOS任务切换时的Cache上下文… · 信号量操作中的缓存管理

低功耗与Cache

低功耗模式对Cache的影响 · WFI/WFE指令与缓存一致性 · 唤醒后的缓存恢复

安全关键系统

IEC 61508/ISO 2626… · 故障注入测试 · ECC内存与缓存

安全关键系统IEC

多核调试中的非确定性重现 · 硬件辅助验证（HAV） · 形式化验证简介

高级话题多核调试

综合实战项目

构建一个双核音频处理系统 · M7负责算法 · M4负责I/O

综合实战项目构建一个双核音频…